參數(shù)資料
型號： XRT72L50
廠商： EXAR CORP
元件分類： 數(shù)字傳輸電路
英文描述： Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
中文描述： DATACOM, FRAMER, PQFP100
封裝： 14 X 20 MM, PLASTIC, QFP-100
文件頁數(shù)： 7/475頁
文件大?。?/td> 5760K
代理商： XRT72L50
第1頁第2頁第3頁第4頁第5頁第6頁當前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁
á
XRT72L50
SINGLE CHANNEL DS3/E3 FRAMER IC WITH HDLC CONTROLLER
PRELIMINARY
REV. P1.1.3
V
T
ABLE
10: I
NTERRUPT
S
ERVICE
R
OUTINE
G
UIDE
(
FOR
E3, ITU-T G.832 A
PPLICATIONS
) ....................... 124
T
ABLE
11: I
NTERRUPT
S
ERVICE
R
OUTINE
G
UIDE
(
FOR
E3, ITU-T G.751 A
PPLICATIONS
) ....................... 124
2.6.1 Automatic Reset of Interrupt Enable Bits .............................................................................................. 124
FRAMER
OPERATING
MODE
R
EGISTER
(A
DDRESS
= 0
X
00) ...................................................................... 125
2.6.2 One-Second Interrupts .......................................................................................................................... 125
2.7 I
NTERFACING
THE
FRAMER
TO
AN
INTEL
-
TYPE
MICROPROCESSOR
........................................................................ 125
T
ABLE
12: A
LTERNATE
F
UNCTIONS
OF
P
ORT
3 P
INS
............................................................................. 126
T
ABLE
13: I
NTERRUPT
S
ERVICE
R
OUTINE
L
OCATION
(
IN
C
ODE
M
EMORY
)
FOR
THE
INT0*
AND
INT1* I
NTERRUPT
I
NPUT
PINS
............................................................................................................................................ 127
Figure 37. Schematic depicting how to interface the XRT72L50 DS3/E3 Framer IC to the 8051 Microcon-
troller ................................................................................................................................................... 127
2.8 I
NTERFACING
THE
F
RAMER
IC
TO
A
M
OTOROLA
-
TYPE
M
ICROPROCESSOR
............................................................ 128
Figure 38. Schematic Depicting how to interface the XRT72L50 DS3/E3 Framer IC to the MC68000 Micro-
processor ............................................................................................................................................ 128
T
ABLE
14: A
UTO
-V
ECTOR
T
ABLE
FOR
THE
MC68000 M
ICROPROCESSOR
.............................................. 129
3.0 The Line Interface and scan section ................................................................................................ 129
Figure 39. Schematic Depicting how to interface the XRT72L50 DS3/E3 Framer IC to the XRT73L00 DS3/
E3/STS-1 LIU IC (one channel shown) ............................................................................................... 130
3.1 B
IT
-F
IELDS
WITHIN
THE
L
INE
I
NTERFACE
D
RIVE
R
EGISTER
.................................................................................. 130
LINE INTERFACE DRIVE R
EGISTER
(A
DDRESS
= 0
X
80) ..................................................................... 130
T
ABLE
15: T
HE
R
ELATIONSHIP
BETWEEN
THE
STATES
OF
RLOOP, LLOOP
AND
THE
RESULTING
LOOP
-
BACK
MODE
WITH
THE
XRT7300
DEVICE
.................................................................................................................. 132
3.2 B
IT
-F
IELDS
WITHIN
THE
L
INE
I
NTERFACE
S
CAN
R
EGISTER
................................................................................... 132
LINE INTERFACE
S
CAN R
EGISTER
(A
DDRESS
= 0
X
81) ...................................................................... 133
XRT72L50 CONFIGURATION ..................................................................................... 135
4.0 DS3 Operation of the XRT72L50 ...................................................................................................... 135
F
RAMER
O
PERATING
M
ODE
R
EGISTER
(A
DDRESS
= 0
X
00) ..................................................................... 135
4.1 D
ESCRIPTION
OF
THE
DS3 F
RAMES
AND
A
SSOCIATED
O
VERHEAD
B
ITS
.............................................................. 135
Figure 40. DS3 Frame Format for C-bit Parity ................................................................................... 135
Figure 41. DS3 Frame Format for M13 .............................................................................................. 136
F
RAMER
O
PERATING
M
ODE
R
EGISTER
(A
DDRESS
= 0
X
00) ..................................................................... 136
T
ABLE
16: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENT
OF
B
IT
2, (C-B
IT
P
ARITY
*/M13)
WITHIN
THE
F
RAMER
O
P
-
ERATING
M
ODE
R
EGISTER
AND
THE
RESULTING
DS3 F
RAMING
F
ORMAT
................................................. 137
T
ABLE
17: C-
BIT
F
UNCTIONS
FOR
THE
C-
BIT
P
ARITY
DS3 F
RAME
F
ORMAT
............................................ 137
4.1.1 Frame Synchronization Bits (Applies to both M13 and C-bit Parity Framing Formats) ......................... 137
4.1.2 Performance Monitoring/Error Detection Bits (Parity) .......................................................................... 138
4.1.3 Alarm and Signaling-Related Overhead Bits ......................................................................................... 138
Valid M-bits, F-bits, and P-bits ........................................................................................ 138
4.1.4 The Data Link Related Overhead Bits ................................................................................................... 139
4.2 T
HE
T
RANSMIT
S
ECTION
OF
THE
XRT72L50 (DS3 M
ODE
O
PERATION
) ............................................................... 139
Figure 42. A Simple Illustration of the Transmit Section, within the XRT72L50, when it has been configured
to operate in the DS3 Mode ................................................................................................................ 140
4.2.1 The Transmit Payload Data Input Interface Block ................................................................................. 140
Figure 43. A Simple Illustration of the Transmit Payload Data Input Interface Block ......................... 141
T
ABLE
18: L
ISTING
AND
D
ESCRIPTION
OF
THE
PINS
ASSOCIATED
WITH
THE
T
RANSMIT
P
AYLOAD
D
ATA
I
NPUT
I
N
-
TERFACE
............................................................................................................................................... 142
Figure 44. Illustration of the Terminal Equipment being interfaced to the Transmit Payload Data Input Inter-
face block (of the XRT72L50) for Mode 1(Serial/Loop-Timing) Operation .......................................... 144
Figure 45. Behavior of the Terminal Interface signals between the Transmit Payload Data Input Interface
block of the XRT72L50 and the Terminal Equipment (for Mode 1 Operation) .................................... 145
F
RAMER
O
PERATING
M
ODE
R
EGISTER
(A
DDRESS
= 0
X
00) ..................................................................... 145
Figure 46. Illustration of the Terminal Equipment being interfaced to the Transmit Payload Data Input Inter-
face block of the XRT72L50 for Mode 2 (Serial/Local-Timed/Frame-Slave) Operation ...................... 146
Figure 47. Behavior of the Terminal Interface signals between the XRT72L50 and the Terminal Equipment
(Mode 2 Operation) ............................................................................................................................. 147
相關PDF資料
PDF描述
XRT72L52IQ Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT72L52 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT72L53 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT72L54 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT72L56IB Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
相關代理商/技術參數(shù)
參數(shù)描述
XRT72L50-75L00DPC 功能描述:網(wǎng)絡控制器與處理器 IC with T75L00D. RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT72L50-75L00PCI 功能描述:網(wǎng)絡控制器與處理器 IC with T75L00. RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT72L50ES-PCI 功能描述:網(wǎng)絡控制器與處理器 IC withT73LC00A+T71D00 RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT72L50IQ 制造商:EXAR 制造商全稱:EXAR 功能描述:SINGLE CHANNEL DS3/E3 FRAMER IC WITH HDLC CONTROLLER
XRT72L50IQ-F 功能描述:網(wǎng)絡控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*