參數(shù)資料
型號： XRT94L43A
廠商： Exar Corporation
英文描述： SONET/SDH OC-12 TO 12XDS3/E3 MAPPER
中文描述： 的SONET / SDH OC - 12至12XDS3/E3映射器
文件頁數(shù)： 13/328頁
文件大?。?/td> 1648K
代理商： XRT94L43A
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁當(dāng)前第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁
XRT94L43
III
SONET/SDH OC-12 TO 12XDS3/E3 MAPPER
REV. 1.0.2
4.5 EGRESS TIMING FOR DS3/E3 APPLICATIONS ........................................................................................... 307
T
ABLE
12: T
IMING
I
NFORMATION
FOR
THE
E
GRESS
DS3/E3/STS-1 LIU I
NTERFACE
FOR
DS3/E3 A
PPLICATIONS
AND
WHEN
THE
DS3/E3
F
RAMER
B
LOCK
HAS
BEEN
CONFIGURED
TO
OUTPUT
THE
OUTBOUND
DS3/E3
DATA
(
VIA
THE
DS3/E3/STS_1_DATA_OUT
AND
DS3/E3/STS_1_NEG_OUT
OUTPUT
PINS
)
UPON
THE
RISING
EDGE
OF
DS3/E3/STS_1_CLOCK_OUT ....................... 307
T
ABLE
13: T
IMING
I
NFORMATION
FOR
THE
E
GRESS
DS3/E3/STS-1 LIU I
NTERFACE
FOR
DS3/E3 A
PPLICATIONS
AND
WHEN
THE
DS3/E3
F
RAMER
B
LOCK
HAS
BEEN
CONFIGURED
TO
OUTPUT
THE
OUTBOUND
DS3/E3
DATA
(
VIA
THE
DS3/E3/STS_1_DATA_OUT
AND
DS3/E3/STS_1_NEG_OUT
OUTPUT
PINS
)
UPON
THE
FALLING
EDGE
OF
DS3/E3/STS_1_CLOCK_OUT ..................... 307
4.6 EGRESS TIMING FOR STS-1/STM-0 APPLICATIONS.................................................................................. 308
T
ABLE
14: T
IMING
I
NFORMATION
FOR
THE
E
GRESS
DS3/E3/STS-1 LIU I
NTERFACE
FOR
STS-1/STM-0 A
PPLICATIONS
.................. 308
5.0 STS-3/STM-1 TELECOM BUS INTERFACE TIMING INFORMATION ............................................... 308
5.1 STS-3/STM-1 TELECOM BUS INTERFACE TIMING INFORMATION........................................................... 308
5.2 THE RECEIVE STS-3/STM-1 TELECOM BUS INTERFACE TIMING ............................................................ 308
F
IGURE
20. W
AVEFORMS
OF
THE
S
IGNALS
THAT
ARE
OUTPUT
VIA
THE
R
ECEIVE
STS-3/STM-1 T
ELECOM
B
US
I
NTERFACE
............. 309
T
ABLE
15: T
IMING
I
NFORMATION
FOR
THE
R
ECEIVE
STS-3/STM-1 T
ELECOM
B
US
I
NTERFACE
....................................................... 309
5.3 THE TRANSMIT STS-3/STM-1 TELECOM BUS INTERFACE TIMING.......................................................... 309
F
IGURE
21. W
AVEFORMS
OF
THE
SIGNALS
THAT
ARE
INPUT
VIA
THE
T
RANSMIT
STS-3/STM-1 T
ELECOM
B
US
I
NTERFACE
.............. 310
T
ABLE
16: T
IMING
I
NFORMATION
FOR
THE
T
RANSMIT
STS-3/STM-1 T
ELECOM
B
US
I
NTERFACE
..................................................... 310
6.0 TRANSMIT TOH OVERHEAD INPUT PORT....................................................................................... 310
6.1 TRANSMIT TOH OVERHEAD INPUT PORT .................................................................................................. 310
F
IGURE
22. T
IMING
W
AVEFORM
OF
THE
T
RANSMIT
TOH O
VERHEAD
I
NPUT
P
ORT
.......................................................................... 311
T
ABLE
17: T
IMING
I
NFORMATION
FOR
THE
T
RANSMIT
TOH O
VERHEAD
I
NPUT
P
ORT
....................................................................... 311
7.0 TRANSMIT POH OVERHEAD INPUT PORT....................................................................................... 311
7.1 TRANSMIT POH OVERHEAD INPUT PORT.................................................................................................. 311
F
IGURE
23. T
IMING
W
AVEFORM
OF
THE
T
RANSMIT
POH O
VERHEAD
I
NPUT
P
ORT
.......................................................................... 312
T
ABLE
18: T
IMING
I
NFORMATION
FOR
THE
T
RANSMIT
POH O
VERHEAD
I
NPUT
P
ORT
....................................................................... 312
8.0 TRANSMIT ORDERWIRE (E1, F1, E2) BYTE OVERHEAD INPUT PORT......................................... 312
8.1 TRANSMIT E1, F1, E2 (ORDER-WIRE) BYTE OVERHEAD INPUT PORT ................................................... 312
F
IGURE
24. T
IMING
W
AVEFORM
OF
THE
T
RANSMIT
O
RDER
-W
IRE
B
YTE
O
VERHEAD
I
NPUT
P
ORT
.................................................... 313
T
ABLE
19: T
IMING
I
NFORMATION
FOR
THE
T
RANSMIT
O
RDER
-W
IRE
B
YTE
O
VERHEAD
I
NPUT
P
ORT
................................................. 313
9.0 TRANSMIT SECTION DCC INSERTION INPUT PORT ...................................................................... 313
9.1 TRANSMIT SECTION DCC INSERTION INPUT PORT.................................................................................. 313
F
IGURE
25. T
IMING
W
AVEFORM
OF
THE
T
RANSMIT
S
ECTION
DCC O
VERHEAD
I
NSERTION
P
ORT
.................................................... 314
T
ABLE
20: T
IMING
I
NFORMATION
FOR
THE
T
RANSMIT
O
RDER
-W
IRE
B
YTE
O
VERHEAD
I
NPUT
P
ORT
................................................. 314
10.0 TRANSMIT LINE DCC INSERTION INPUT PORT............................................................................ 314
10.1 TRANSMIT LINE DCC INSERTION INPUT PORT........................................................................................ 314
F
IGURE
26. T
IMING
W
AVEFORM
OF
THE
T
RANSMIT
L
INE
DCC I
NSERTION
I
NPUT
P
ORT
................................................................... 315
T
ABLE
21: T
IMING
I
NFORMATION
FOR
THE
T
RANSMIT
L
INE
DCC I
NSERTION
I
NPUT
P
ORT
................................................................ 315
11.0 RECEIVE TOH OVERHEAD OUTPUT PORT.................................................................................... 315
11.1 RECEIVE TOH OVERHEAD OUTPUT PORT............................................................................................... 315
F
IGURE
27. T
IMING
W
AVEFORM
OF
THE
R
ECEIVE
TOH O
VERHEAD
O
UTPUT
P
ORT
........................................................................ 316
T
ABLE
22: T
IMING
I
NFORMATION
FOR
THE
R
ECEIVE
TOH O
VERHEAD
O
UTPUT
P
ORT
..................................................................... 316
12.0 RECEIVE POH OVERHEAD OUTPUT PORT ................................................................................... 316
12.1 RECEIVE POH OVERHEAD OUTPUT PORT............................................................................................... 316
F
IGURE
28. T
IMING
W
AVEFORM
OF
THE
R
ECEIVE
POH O
VERHEAD
O
UTPUT
P
ORT
........................................................................ 317
T
ABLE
23: T
IMING
I
NFORMATION
FOR
THE
R
ECEIVE
POH O
VERHEAD
O
UTPUT
P
ORT
..................................................................... 317
13.0 RECEIVE ORDERWIRE (E1, F1, E2) BYTES OVERHEAD OUTPUT PORT ................................... 317
13.1 RECEIVE E1, F1, E2 (ORDER-WIRE) BYTE OVERHEAD OUTPUT PORT................................................ 317
F
IGURE
29. T
IMING
W
AVEFORM
OF
THE
R
ECEIVE
O
RDER
-W
IRE
B
YTE
O
VERHEAD
O
UTPUT
P
ORT
................................................... 318
T
ABLE
24: T
IMING
I
NFORMATION
FOR
THE
R
ECEIVE
O
RDER
-W
IRE
B
YTE
O
VERHEAD
O
UTPUT
P
ORT
................................................ 318
14.0 RECEIVE SECTION DCC EXTRACTION OUTPUT PORT ............................................................... 318
14.1 RECEIVE SECTION DCC OUTPUT PORT ................................................................................................... 318
F
IGURE
30. T
IMING
W
AVEFORM
OF
THE
R
ECEIVE
S
ECTION
DCC O
UTPUT
P
ORT
............................................................................ 319
T
ABLE
25: T
IMING
I
NFORMATION
FOR
THE
R
ECEIVE
S
ECTION
DCC O
UTPUT
P
ORT
......................................................................... 319
15.0 RECEIVE LINE DCC EXTRACTION OUTPUT PORT....................................................................... 319
15.1 RECEIVE LINE DCC OUTPUT PORT........................................................................................................... 319
F
IGURE
31. T
IMING
W
AVEFORM
OF
THE
R
ECEIVE
L
INE
DCC O
UTPUT
P
ORT
.................................................................................. 320
T
ABLE
26: T
IMING
I
NFORMATION
FOR
THE
R
ECEIVE
L
INE
DCC O
UTPUT
P
ORT
............................................................................... 320
ORDERING INFORMATION.......................................................................................... 321
PACKAGE DIMENSIONS.............................................................................................. 321
R
EVISION
H
ISTORY
.................................................................................................................................... 322
相關(guān)PDF資料
PDF描述
XRT94L43 SONET/SDH STS-12/STM-4 TO E3/DS3/STS-1 MAPPER/DEMAPPER
XRT94L43IB SONET/SDH STS-12/STM-4 TO E3/DS3/STS-1 MAPPER/DEMAPPER
XRT94L33 highly integrated SONET/SDH terminator
XRT94L33IB highly integrated SONET/SDH terminator
XRT94L55 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XRT94L43ES-L03 功能描述:界面開發(fā)工具 Eval System for XRT94L43 Series RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V
XRT94L43ES-LC03 功能描述:時鐘合成器/抖動清除器 OC12-12XDS3MAPPER SCORPION 4x T73LC03A RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
XRT94L43ES-R03 功能描述:時鐘合成器/抖動清除器 OC12-12XDS3MAPPER SCORPION 4x T75R03 RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
XRT94L43ES-R12 功能描述:時鐘合成器/抖動清除器 OC12-12XDS3MAPPER SCORPION 1x T75R12 RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
XRT94L43IB 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Demapper RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*