- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371374 > 22505_1 AMD Test Interface Port Board Schematics? 149KB (PDF) PDF資料下載
參數(shù)資料
| 型號： | 22505_1 |
| 英文描述： | AMD Test Interface Port Board Schematics? 149KB (PDF) |
| 中文描述： | AMD測試接口端口板原理圖？ 149KB（PDF格式） |
| 文件頁數(shù)： | 53/78頁 |
| 文件大?。?/td> | 2691K |
| 代理商： | 22505_1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁當(dāng)前第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁
Test Interface Port Board User’s Manual
2-29
Selecting the Flash Memory
Jumper block 1 (JP1) selects which Flash memory is used, either the internal (TIP
board) or the external (host board) Flash memory. To select the use of the internal
8-bit DIP Flash, jumper pins 2 and 3 on JP1 and drive a logic low to the FLASHCS
signal (pin 58 of P1 of the main interface connector). To select the use of the host
board Flash, jumper pins 1 and 2 on JP1. Figure 2-13 indicates the pin locations
on JP1.
Figure 2-13. JP1 Pin Locations
JP1
Int
Pin 1
Ext
Pin 3
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 225224541474 | Leaded ceramic multilayer capacitors |
| 225222521101 | Leaded ceramic multilayer capacitors |
| 225222521102 | Leaded ceramic multilayer capacitors |
| 225222521103 | Leaded ceramic multilayer capacitors |
| 225222521104 | Leaded ceramic multilayer capacitors |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 225-052-4.000M | 制造商:PCSI 功能描述:HC49-4.0000M |
| 225052411523 | 制造商:Yageo Corporation 功能描述:MLCC 1812 10PF 250V NP0 5% |
| 225052411536 | 制造商:Yageo Corporation 功能描述:MLCC X2/Y3 1812 100PF 250V NP0 5% |
| 225052411541 | 制造商:Yageo Corporation 功能描述:MLCC X2/Y3 1812 220PF 250V NP0 5% |
| 225052415649 | 制造商:Yageo Corporation 功能描述:MLCC X2/Y3 1812 1000PF 250V X7R 10% |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。