- 您現在的位置：買賣IC網 > PDF目錄16272 > 73S1210F-EB-LITE (Maxim Integrated Products)BOARD EVAL 73S1210F LITE DOC/CBL PDF資料下載
參數資料
| 型號： | 73S1210F-EB-LITE |
| 廠商： | Maxim Integrated Products |
| 文件頁數： | 111/126頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVAL 73S1210F LITE DOC/CBL |
| 產品培訓模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標準包裝： | 1 |
| 系列： | * |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁當前第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁
DS_1210F_001
73S1210F Data Sheet
Rev. 1.4
85
Card Status/Control Register (CRDCtl): 0xFE05
0x00
This register is used to configure the card detect pin (DETCARD) and monitor card detect status. This
register must be written to properly configure Debounce, Detect_Polarity (= 0 or = 1), and the pull-
up/down enable before setting CDETEN. The card detect logic is functional even without smart card logic
clock. When the PWRDN bit is set = 1, no debounce is provided but card presence is operable.
Table 77: The CRDCtl Register
MSB
LSB
DEBOUN
CDETEN
–
DETPOL
PUENB
PDEN
CARDIN
Bit
Symbol
Function
CRDCtl.7
DEBOUN
Debounce - When set = 1, this will enable hardware debounce of
the card detect pin. The debounce function shall wait for 64ms of
stable card detect assertion before setting the CARDIN bit. This
counter/timer uses the keypad clock as a source of 1kHz signal.
De-assertion of the CARDIN bit is immediate upon de-assertion
of the card detect pin(s).
CRDCtl.6
CDETEN
Card Detect Enable - When set = 1, activates card detection
input. Default upon power-on reset is 0.
CRDCtl.5
–
CRDCtl.4
–
CRDCtl.3
DETPOL
Detect Polarity - When set = 1, the DETCARD pin shall interpret
a logic 1 as card present.
CRDCtl.2
PUENB
Enable pull-up current on DETCARD pin (active low).
CRDCtl.1
PDEN
Enable pull-down current on DETCARD pin.
CRDCtl.0
CARDIN
Card Inserted - (Read only). 1 = card inserted, 0 = card not
inserted. A change in the value of this bit is a “card event.” A
read of this bit indicates whether smart card is inserted or not
inserted in conjunction with the DETPOL setting.
相關PDF資料 |
PDF描述 |
|---|---|
| CM453232-4R7JL | INDUCTOR 4.7UH 315MA SMD |
| GBM18DRYF | CONN EDGECARD 36POS DIP .156 SLD |
| A3DDH-3036M | IDC CABLE - AKR30H/AE30M/AKR30H |
| VI-2WT-EY-S | CONVERTER MOD DC/DC 6.5V 50W |
| CM453232-471JL | INDUCTOR 470UH 62MA SMD |
相關代理商/技術參數 |
參數描述 |
|---|---|
| 73S1210F-EB-LiteMS | 功能描述:開發(fā)板和工具包 - 8051 73S1210F Eval Brd Lite + Multi Sam RoHS:否 制造商:Silicon Labs 產品:Development Kits 工具用于評估:C8051F960, Si7005 核心: 接口類型:USB 工作電源電壓: |
| 73S1215F | 制造商:TERIDIAN 制造商全稱:TERIDIAN 功能描述:80515 System-on-Chip with USB, ISO 7816 / EMV, PINpad and More |
| 73S1215F-44IM/F | 功能描述:8位微控制器 -MCU 80515 SoC w/USB & PINpad RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數據總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數據 RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| 73S1215F-44IM/F/P | 功能描述:IC SMART CARD READER PROG 44-QFN RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:73S12xx 產品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:260 系列:73S12xx 核心處理器:80515 芯體尺寸:8-位 速度:24MHz 連通性:I²C，智能卡，UART/USART，USB 外圍設備:LED，POR，WDT 輸入/輸出數:9 程序存儲器容量:64KB（64K x 8） 程序存儲器類型:閃存 EEPROM 大小:- RAM 容量:2K x 8 電壓 - 電源 (Vcc/Vdd):2.7 V ~ 5.5 V 數據轉換器:- 振蕩器型:內部 工作溫度:-40°C ~ 85°C 封裝/外殼:68-VFQFN 裸露焊盤 包裝:管件 |
| 73S1215F-44IMR/F | 功能描述:8位微控制器 -MCU 80515 SoC w/USB & PINpad RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數據總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數據 RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復。