- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360649 > 9860 (Intel Corp.) Advanced 10/100 Repeater with Intergrated Management PDF資料下載
參數(shù)資料
| 型號(hào)： | 9860 |
| 廠商： | Intel Corp. |
| 英文描述： | Advanced 10/100 Repeater with Intergrated Management |
| 中文描述： | 高級(jí)10/100中繼器與綜合管理 |
| 文件頁(yè)數(shù)： | 86/118頁(yè) |
| 文件大?。?/td> | 1648K |
| 代理商： | 9860 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)當(dāng)前第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)
LXT9860/9880
—
Advanced 10/100 Repeater with Integrated Management
86
Datasheet
Document #: 248987
Revision#: 003
Rev Date: 08/07/01
Table 42. 10 Mbps IRB-to-TP Port Timing Parameters
Parameter
Sym
Min
Typ
1
Max
Units
2
Test Conditions
MACACTIVE to IR10ENA
assertion delay
t
14A
–
100
–
ns
MACACTIVE High to
IR10ENA Low.
IR10DAT (input) to IR10CLK setup
time
t
14B
–
20
–
ns
IR10DAT valid to IR10CLK
rising edge.
IR10CLK to IR10DAT (input) hold
time
t
14C
–
0
–
ns
IR10CLK rising edge to
IR10DAT change.
IR10ENA asserted to
TPOP/N active
t
14D
4
5.1
6
BT
–
1. Typical values are at 25
°
C and are for design aid only; they are not guaranteed and not subject to
production testing.
2. Bit Time (BT) is the duration of one bit as transferred to/from the MAC and is the reciprocal of bit rate. BT
for 10BASE-T = 10
s or 100 ns.
3. External devices should allow at least one 10 MHz clock cycle (10 ns) between assertion of MACACTIVE
and IR10ENA.
4. Input.
Figure 40. Serial Management Interface Timing
Table 43. Serial Management Interface Timing Characteristics
Parameter
Sym
Min
Typ
1
Max
Units
Test Conditions
SERCLK input frequency
–
–
–
2.0
MHz
Depending on RECONFIG,
this is either an input or
output.
SERCLK output frequency
–
625
–
kHz
Data to clock setup time
t15A
0
–
–
ns
SRX valid to SERCLK
rising edge.
2
Clock to data hold time
t15B
200
–
–
ns
SERCLK rising edge to
SRX change.
Data propagation delay
t15C
–
–
200
ns
SERCLK falling edge to
STX valid.
3
1. Typical values are at 25
°
C and are for design aid only; they are not guaranteed and not subject to
production testing.
2. Input.
3. Output.
t15A
t15B
t15C
SERCLK
SRX
STX
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 9880 | Advanced 10/100 Repeater with Intergrated Management |
| 9863 | Advanced 10/100 Umnmanaged Repeater |
| 9883 | Advanced 10/100 Umnmanaged Repeater |
| 989AS-470M | Fixed Inductors for Surface Mounting |
| 989BS-110M | Fixed Inductors for Surface Mounting |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 9860 0101000 | 功能描述:同軸電纜 16AWG 1PR SHIELD 1000ft SPOOL BLACK RoHS:否 制造商:Murata RG 類型: 阻抗:50 Ohms 線規(guī) - 美國(guó)線規(guī)（AWG）: 導(dǎo)體材料: 絞合: 長(zhǎng)度:300 mm 外殼材料: 外徑: 屏蔽: |
| 9860 0102000 | 功能描述:TWINAX 16AWG SOLID 124 OHM 制造商:belden inc. 系列:* 零件狀態(tài):在售 標(biāo)準(zhǔn)包裝:1 |
| 9860 010500 | 制造商:Belden Inc 功能描述:2 #16 FPE SHLD PVC |
| 9860 152M | 制造商:Belden Inc 功能描述:CABLE BELDEN 9860 152M |
| 9860 152M | 制造商:Belden Inc 功能描述:CABLE BELDEN 9860 152M |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。