Limit at TMIN, T
參數(shù)資料
型號(hào): AD5532ABCZ-2
廠商: Analog Devices Inc
文件頁數(shù): 18/20頁
文件大?。?/td> 0K
描述: IC DAC 14BIT 32CH BIPO 74-CSPBGA
產(chǎn)品培訓(xùn)模塊: Data Converter Fundamentals
DAC Architectures
標(biāo)準(zhǔn)包裝: 1
設(shè)置時(shí)間: 30µs
位數(shù): 14
數(shù)據(jù)接口: 串行
轉(zhuǎn)換器數(shù)目: 34
電壓電源: 模擬和數(shù)字
功率耗散(最大): 623mW
工作溫度: -40°C ~ 85°C
安裝類型: 表面貼裝
封裝/外殼: 74-LBGA,CSPBGA
供應(yīng)商設(shè)備封裝: 74-CSPBGA(12x12)
包裝: 托盤
輸出數(shù)目和類型: 32 電壓,單極
采樣率(每秒): 45k
配用: EVAL-AD5532HSEBZ-ND - BOARD EVAL FOR AD5532HS
EVAL-AD5532EBZ-ND - BOARD EVAL FOR AD5532
AD5532
Rev. D | Page 7 of 20
SERIAL INTERFACE
Table 4.
Limit at TMIN, TMAX (A Version)
Unit
Conditions/Comments
14
MHz max
SCLK frequency
t1
28
ns min
SCLK high pulse width
t2
28
ns min
SCLK low pulse width
SYNC falling edge to SCLK falling edge setup time
t3
15
ns min
SYNC low time
t4
50
ns min
t5
10
ns min
DIN setup time
t6
5
ns min
DIN hold time
SYNC falling edge to SCLK rising edge setup time for read back
t7
5
ns min
20
ns max
SCLK rising edge to DOUT valid
60
ns max
SCLK falling edge to DOUT high impedance
10th SCLK falling edge to SYNC falling edge for read back
t10
400
ns min
24th SCLK falling edge to SYNC falling edge for DAC mode write
t11
400
ns min
SCLK falling edge to SYNC falling edge setup time for read back
7
ns min
00939-C-004
t1
t3
t2
MSB
LSB
SCLK
123456789
10
SYNC
DIN
t4
t5
t6
Figure 4. 10-Bit Write (ISHA Mode and Both Readback Modes)
00939-C-005
SCLK
12345
21
22
23
24
1
DIN
SYNC
t1
t3
t2
t4
t5
t6
LSB
MSB
t11
Figure 5. 24-Bit Write (DAC Mode)
00939-C-006
SCLK
10
12
34567
89
10
11
12
13
14
MSB
LSB
DOUT
SYNC
t7
t1
t2
t12
t4
t8
t10
t9
Figure 6. 14-Bit Read (Both Readback Modes)
2 Guaranteed by design and characterization, not production tested.
3 In ISHA mode the maximum SCLK frequency is 20 MHz and the minimum pulse width is 20 ns.
4 These numbers are measured with the load circuit of Figure 3.
5
SYNC should be taken low while SCLK is low for read back.
相關(guān)PDF資料
PDF描述
VE-J53-MW-S CONVERTER MOD DC/DC 24V 100W
VI-B4K-MU-S CONVERTER MOD DC/DC 40V 200W
VE-J4P-MW-S CONVERTER MOD DC/DC 13.8V 100W
VI-B4J-MU-S CONVERTER MOD DC/DC 36V 200W
AD5371BBCZ-REEL IC DAC 14BIT 40CH SER 100-CSPBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD5532ABCZ-3 功能描述:IC DAC 14BIT 32CH BIPO 74-CSPBGA RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 設(shè)置時(shí)間:4.5µs 位數(shù):12 數(shù)據(jù)接口:串行,SPI? 轉(zhuǎn)換器數(shù)目:1 電壓電源:單電源 功率耗散(最大):- 工作溫度:-40°C ~ 125°C 安裝類型:表面貼裝 封裝/外殼:8-SOIC(0.154",3.90mm 寬) 供應(yīng)商設(shè)備封裝:8-SOICN 包裝:剪切帶 (CT) 輸出數(shù)目和類型:1 電壓,單極;1 電壓,雙極 采樣率(每秒):* 其它名稱:MCP4921T-E/SNCTMCP4921T-E/SNRCTMCP4921T-E/SNRCT-ND
AD5532ABCZ-5 功能描述:IC DAC 14BIT 32CH BIPO 74-CSPBGA RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1,000 系列:- 設(shè)置時(shí)間:1µs 位數(shù):8 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:8 電壓電源:雙 ± 功率耗散(最大):941mW 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:24-SOIC(0.295",7.50mm 寬) 供應(yīng)商設(shè)備封裝:24-SOIC W 包裝:帶卷 (TR) 輸出數(shù)目和類型:8 電壓,單極 采樣率(每秒):*
AD5532B 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AD5532B: 32-Channel. 14-Bit DAC with Precision Infinite Sample-and-Hold Mode (Rev A. 9/02)
AD5532BBC-1 制造商:Analog Devices 功能描述:DAC 32-CH 14-bit 74-Pin CSP-BGA Tray 制造商:Rochester Electronics LLC 功能描述:32 CHANNEL, 14-BIT DAC & SHA I.C. - Bulk 制造商:Analog Devices 功能描述:Digital-Analog Converter IC Interface Ty
AD5532BBCZ-1 功能描述:IC DAC 14BIT 32CH BIPO 74-CSPBGA RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 設(shè)置時(shí)間:4.5µs 位數(shù):12 數(shù)據(jù)接口:串行,SPI? 轉(zhuǎn)換器數(shù)目:1 電壓電源:單電源 功率耗散(最大):- 工作溫度:-40°C ~ 125°C 安裝類型:表面貼裝 封裝/外殼:8-SOIC(0.154",3.90mm 寬) 供應(yīng)商設(shè)備封裝:8-SOICN 包裝:剪切帶 (CT) 輸出數(shù)目和類型:1 電壓,單極;1 電壓,雙極 采樣率(每秒):* 其它名稱:MCP4921T-E/SNCTMCP4921T-E/SNRCTMCP4921T-E/SNRCT-ND