- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9158 > AD9511BCPZ (Analog Devices Inc)IC CLOCK DIST 5OUT PLL 48LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9511BCPZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 41/60頁 |
| 文件大小： | 0K |
| 描述： | IC CLOCK DIST 5OUT PLL 48LFCSP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 類型： | 扇出緩沖器（分配），除法器 |
| PLL： | 是 |
| 輸入： | 時鐘 |
| 輸出： | CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:5 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 1.2GHz |
| 除法器/乘法器： | 是/無 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 48-LFCSP-VQ（7x7） |
| 包裝： | 托盤 |
| 產(chǎn)品目錄頁面： | 776 (CN2011-ZH PDF) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當(dāng)前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
AD9511
Rev. A | Page 46 of 60
Addr
(Hex)
Parameter
Bit 7 (MSB)
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
(LSB)
Def.
Value
(Hex)
Notes
OUTPUTS
3D
LVPECL OUT0
Not Used
Output Level
<3:2>
Power-Down <1:0>
08
ON
3E
LVPECL OUT1
Not Used
Output Level
<3:2>
Power-Down <1:0>
08
ON
3F
LVPECL OUT2
Not Used
Output Level
<3:2>
Power-Down <1:0>
08
ON
40
LVDS_CMOS
OUT 3
Not Used
CMOS
Inverted
Driver On
Logic
Select
Output Level
<2:1>
Output
Power
02
LVDS, ON
41
LVDS_CMOS
OUT 4
Not Used
CMOS
Inverted
Driver On
Logic
Select
Output Level
<2:1>
Output
Power
02
LVDS, ON
42,
43,
44
Not Used
CLK1 AND
CLK2
Input
Receivers
45
Clocks Select,
Power-Down
(PD) Options
Not Used
CLKs in
PD
REFIN PD
CLK
to
PLL
PD
CLK2
PD
CLK1
PD
Select
CLK IN
01
All Clocks
ON, Select
CLK1
46,
47,
48, 49
Not Used
DIVIDERS
4A
Divider 0
Low Cycles <7:4>
High Cycles <3:0>
00
Divide by 2
4B
Divider 0
Bypass
No
Sync
Force
Start H/L
Phase Offset <3:0>
00
Phase = 0
4C
Divider 1
Low Cycles <7:4>
High Cycles <3:0>
11
Divide by 4
4D
Divider 1
Bypass
No
Sync
Force
Start H/L
Phase Offset <3:0>
00
Phase = 0
4E
Divider 2
Low Cycles <7:4>
High Cycles <3:0>
33
Divide by 8
4F
Divider 2
Bypass
No
Sync
Force
Start H/L
Phase Offset <3:0>
00
Phase = 0
50
Divider 3
Low Cycles <7:4>
High Cycles <3:0>
00
Divide by 2
51
Divider 3
Bypass
No
Sync
Force
Start H/L
Phase Offset <3:0>
00
Phase = 0
52
Divider 4
Low Cycles <7:4>
High Cycles <3:0>
11
Divide by 4
53
Divider 4
Bypass
No
Sync
Force
Start H/L
Phase Offset <3:0>
00
Phase = 0
54,
55,
56,
57
Not Used
FUNCTION
58
FUNCTION
Pin and Sync
Not
Used
Set FUNCTION Pin
PD Sync
PD All
Ref
Sync
Reg
Sync
Select
Sync
Enable
00
FUNCTION
Pin =
RESETB
59
Not Used
5A
Update
Registers
Not Used
Update
Registers
00
Self-
Clearing
Bit
END
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| V110A48H300BL | CONVERTER MOD DC/DC 48V 300W |
| VI-B60-MV | CONVERTER MOD DC/DC 5V 150W |
| AD9518-2ABCPZ | IC CLOCK GEN 6CH 2.2GHZ 48LFCSP |
| VI-B4Z-MV-B1 | CONVERTER MOD DC/DC 2V 60W |
| VI-B3D-MW-B1 | CONVERTER MOD DC/DC 85V 100W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9511BCPZ-REEL | 制造商:AD 制造商全稱:Analog Devices 功能描述:1.2 GHz Clock Distribution IC, PLL Core, Dividers, Delay Adjust, Five Outputs |
| AD9511BCPZ-REEL7 | 功能描述:IC CLOCK DIST 5OUT PLL 48LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR) |
| AD9511-VCO/PCB | 制造商:Analog Devices 功能描述:EVAL BD FOR AD9511 1.2 GHZ CLOCK DISTRIBUTION IC, PLL CORE,D - Bulk |
| AD9512 | 制造商:AD 制造商全稱:Analog Devices 功能描述:800 MHz Clock Distribution IC,1.5 GHz Inputs, Dividers, Delay Adjust, Five Outputs |
| AD9512/PCB | 制造商:Analog Devices 功能描述:Evaluation Kit For 1.2 GHZ Clock Distribution IC, 1.6 GHZ Inputs, Dividers, Delay Adjust, Five Outputs 制造商:Analog Devices 功能描述:EVAL KIT FOR 1.2 GHZ CLOCK DISTRIBUTION IC, 1.6 GHZ INPUTS, - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。