- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9088 > AD9516-5BCPZ-REEL7 (Analog Devices Inc)IC CLOCK GEN W/PLL 64-LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9516-5BCPZ-REEL7 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 9/76頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK GEN W/PLL 64-LFCSP |
| 標準包裝： | 750 |
| 類型： | 時鐘發(fā)生器，扇出配送 |
| PLL： | 是 |
| 輸入： | CMOS，LVDS，LVPECL |
| 輸出： | CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:14 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 2.4GHz |
| 除法器/乘法器： | 是/無 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 64-LFCSP-VQ（9x9） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁
AD9516-5
Rev. A | Page 17 of 76
Pin No.
Input/
Output
Pin Type
Mnemonic
Description
16
I
3.3 V CMOS
SCLK
Serial Control Port Data Clock Signal.
17
I
3.3 V CMOS
CS
Serial Control Port Chip Select; Active Low. This pin has an internal 30 kΩ pull-up
resistor.
21
O
3.3 V CMOS
SDO
Serial Control Port Unidirectional Serial Data Output.
22
I/O
3.3 V CMOS
SDIO
Serial Control Port Bidirectional Serial Data Input/Output.
23
I
3.3 V CMOS
RESET
Chip Reset; Active Low. This pin has an internal 30 kΩ pull-up resistor.
24
I
3.3 V CMOS
PD
Chip Power-Down; Active Low. This pin has an internal 30 kΩ pull-up resistor.
25
O
LVPECL
OUT4
LVPECL Output; One Side of a Differential LVPECL Output.
26
O
LVPECL
OUT4
LVPECL Output; One Side of a Differential LVPECL Output.
27, 41, 54
I
Power
VS_LVPECL
Extended Voltage 2.5 V to 3.3 V LVPECL Power Pins.
28
O
LVPECL
OUT5
LVPECL Output; One Side of a Differential LVPECL Output.
29
O
LVPECL
OUT5
LVPECL Output; One Side of a Differential LVPECL Output.
33
O
LVDS or CMOS
OUT8 (OUT8A)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
34
O
LVDS or CMOS
OUT8 (OUT8B)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
35
O
LVDS or CMOS
OUT9 (OUT9A)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
36
O
LVDS or CMOS
OUT9 (OUT9B)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
37, 44, 59,
EPAD
I
GND
Ground Pins, Including External Paddle (EPAD). The external die paddle on the
bottom of the package must be connected to ground for proper operation.
39
O
LVPECL
OUT3
LVPECL Output; One Side of a Differential LVPECL Output.
40
O
LVPECL
OUT3
LVPECL Output; One Side of a Differential LVPECL Output.
42
O
LVPECL
OUT2
LVPECL Output; One Side of a Differential LVPECL Output.
43
O
LVPECL
OUT2
LVPECL Output; One Side of a Differential LVPECL Output.
45
O
LVDS or CMOS
OUT7 (OUT7B)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
46
O
LVDS or CMOS
OUT7 (OUT7A)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
47
O
LVDS or CMOS
OUT6 (OUT6B)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
48
O
LVDS or CMOS
OUT6 (OUT6A)
LVDS/CMOS Output; One Side of a Differential LVDS Output, or a Single-Ended
CMOS Output.
52
O
LVPECL
OUT1
LVPECL Output; One Side of a Differential LVPECL Output.
53
O
LVPECL
OUT1
LVPECL Output; One Side of a Differential LVPECL Output.
55
O
LVPECL
OUT0
LVPECL Output; One Side of a Differential LVPECL Output.
56
O
LVPECL
OUT0
LVPECL Output; One Side of a Differential LVPECL Output.
58
O
Current set
resistor
RSET
A resistor connected to this pin sets internal bias currents. Nominal value = 4.12 kΩ.
62
O
Current set
resistor
CPRSET
A resistor connected to this pin sets the CP current range. Nominal value = 5.1 kΩ.
This resistor can be omitted if the PLL is not used.
63
I
Reference
input
REFIN (REF2)
Along with REFIN, this pin is the differential input for the PLL reference.
Alternatively, this pin is a single-ended input for REF2. This pin can be left
unconnected when the PLL is not used.
64
I
Reference
input
REFIN (REF1)
Along with REFIN, this pin is the differential input for the PLL reference.
Alternatively, this pin is a single-ended input for REF1. This pin can be left
unconnected when the PLL is not used.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| V24A24H300BL2 | CONVERTER MOD DC/DC 24V 300W |
| V24A24H300BG3 | CONVERTER MOD DC/DC 24V 300W |
| AD9512BCPZ-REEL7 | IC CLOCK DIST 5OUT PLL 48LFCSP |
| X9418WV24T1 | IC XDCP DUAL 64-TAP 10K 24-TSSOP |
| ADF4351BCPZ-RL7 | IC SYNTH PLL VCO 32LFCSP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9516-5PCBZ | 制造商:AD 制造商全稱:Analog Devices 功能描述:14-Output Clock Generator |
| AD9517-0A/PCBZ | 功能描述:BOARD EVALUATION FOR AD9517-0A RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:- 主要目的:電信，線路接口單元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板，電源，線纜，CD 其它名稱:82EBV2081 |
| AD9517-0ABCPZ | 功能描述:IC CLOCK GEN 2.8GHZ VCO 48LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:1,000 系列:Precision Edge® 類型:時鐘/頻率合成器 PLL:無 輸入:CML，PECL 輸出:CML 電路數(shù):1 比率 - 輸入:輸出:2:1 差分 - 輸入:輸出:是/是 頻率 - 最大:10.7GHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-VFQFN 裸露焊盤，16-MLF? 供應(yīng)商設(shè)備封裝:16-MLF?（3x3） 包裝:帶卷 (TR) 其它名稱:SY58052UMGTRSY58052UMGTR-ND |
| AD9517-0ABCPZ-RL7 | 功能描述:IC CLOCK GEN 2.8GHZ VCO 48LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR) |
| AD9517-0BCPZ | 制造商:Analog Devices 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。