- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9665 > AD9524BCPZ-REEL7 (Analog Devices Inc)IC INTEGER-N CLCK GEN 48LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9524BCPZ-REEL7 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 43/56頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC INTEGER-N CLCK GEN 48LFCSP |
| 標準包裝： | 1 |
| 類型： | 時鐘/頻率發(fā)生器，扇出緩沖器（分配） |
| PLL： | 是 |
| 主要目的： | 以太網(wǎng)，光纖通道，SONET/SDH |
| 輸入： | CMOS |
| 輸出： | HSTL，LVCMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:6 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 1GHz |
| 電源電壓： | 1.71 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-VFQFN 裸露焊盤，CSP |
| 供應商設備封裝： | 48-LFCSP-VQ（7x7） |
| 包裝： | 標準包裝 |
| 配用： | AD9524BCPZ-ND - IC INTEGER-N CLCK GEN 48LFCSP |
| 其它名稱： | AD9524BCPZ-REEL7DKR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁當前第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁
AD9524
Data Sheet
Rev. E | Page 48 of 56
Table 48. VCO Control
Address
Bits
Bit Name
Description
0x0F3
[7:5]
Reserved
Reserved.
4
Force release of distribution sync
when PLL2 is unlocked
0 (default): distribution is held in sync (static) until the output PLL locks. Then it is
automatically released from sync with all dividers synchronized.
1: overrides the PLL2 lock detector state; forces release of the distribution from
sync.
3
Reserved
0 (default): value must remain 0.
2
Force VCO to midpoint frequency
Selects VCO control voltage functionality.
0 (default): normal VCO operation.
1: forces VCO control voltage to midscale.
1
Calibrate VCO (not autoclearing)
1: initiates VCO calibration (this is not an autoclearing bit).
0: resets the VCO calibration.
0
Reserved
Reserved.
Table 49. VCO Divider Control
Address
Bits
Bit Name
Description
0x0F4
[7:4]
Reserved
Reserved.
3
VCO divider power-down
1: powers down the divider.
0: normal operation.
[2:0]
VCO divider
Note that the VCO divider connects to all output channels.
Bit 2
Bit 1
Bit 0
Divider Value
0
Divide-by-4
0
1
Divide-by-5
0
1
0
Divide-by-6
0
1
Divide-by-7
1
0
Divide-by-8
1
0
1
Divide-by-9
1
0
Divide-by-10
1
Divide-by-11
相關PDF資料 |
PDF描述 |
|---|---|
| VE-BWW-MW-F2 | CONVERTER MOD DC/DC 5.5V 100W |
| VE-BWW-MW-F1 | CONVERTER MOD DC/DC 5.5V 100W |
| AD9577BCPZ | IC CLK GEN PLL DUAL 40LFCSP |
| VE-BWV-MW-F4 | CONVERTER MOD DC/DC 5.8V 100W |
| GTC02R-24-22S | CONN RCPT 4POS BOX MNT W/SCKT |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AD9525 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Jitter Clock Generator with Eight LVPECL Outputs |
| AD9525/PCBZ | 功能描述:時鐘和定時器開發(fā)工具 Evaluation kit 2950MHz VCO installed RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| AD9525/PCBZ-VCO | 功能描述:時鐘和定時器開發(fā)工具 Evaluation kit CRO29508 VCO installed RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| AD9525BCPZ | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 High performance clock distributor Exter RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| AD9525BCPZ-REEL7 | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 High performance clock distributor Exter RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復。