參數(shù)資料
型號(hào)： AD9577BCPZ
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 30/44頁(yè)
文件大?。?/td> 0K
描述： IC CLK GEN PLL DUAL 40LFCSP
標(biāo)準(zhǔn)包裝： 1
系列： PCI Express® (PCIe)
類型： 扇出緩沖器（分配），網(wǎng)絡(luò)時(shí)鐘發(fā)生器，多路復(fù)用器
PLL： 是
主要目的： 以太網(wǎng)，PCI Express（PCIe），SONET/SDH
輸入： 時(shí)鐘，晶體
輸出： LVCMOS，LVDS，LVPECL
電路數(shù)： 1
比率 - 輸入:輸出： 2:5
差分 - 輸入:輸出： 無(wú)/是
頻率 - 最大： 637.5MHz
電源電壓： 3 V ~ 3.6 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 40-WFQFN 裸露焊盤，CSP
供應(yīng)商設(shè)備封裝： 40-LFCSP-WQ（6x6）
包裝： 托盤
AD9577
Data Sheet
Rev. 0 | Page 36 of 44
Table 27. CkDiv and FracStep Values Used in Worked Example
CkDiv
Ideal
FracStep
Rounded FracStep
Table 26 shows the relevant register names and programmable
ranges.
Table 26. Registers Used to Program SSCG Operation
Parameter
FracStep Error
2
1.5675
2
21.6%
Register Name
Range
NumSteps
3
2.35125
2
17.6%
BS2[7:0], BS3[7]
+1 to +511
FracStep
4
3.135
3
4.5%
BS1[7:0]
128 to 0
5
3.91875
4
2.0%
CkDiv
BS3[6:0]
+2 to +127
6
4.7025
5
6.0%
7
5.48625
5
9.7%
Because the register values need to be expressed as integers,
there are no guaranteed exact solutions; therefore, some
approximations and trade-offs must be made. The fact that
neither FracRange nor fMOD needs to be exact is exploited.
Note that the SSCG pin must be toggled every time the SSCG
parameters are adjusted for the changes to take effect.
8
6.27
6
4.5%
9
7.05375
7
0.77%
10
7.8375
8
2.0%
Both CkDiv and NumSteps must be integers. To minimize error,
CkDiv = 9 and FracStep = 7 was chosen. With a target for
FracRange = 313.5, Equation 12 is used to find the ideal value of
NumSteps = 44.79, which is rounded to 45. From Equation 12,
the actual used value for FracRange is
Worked Example: Programming for fMOD = 31.25 kHz,
Downspread = 0.5%, fPFD = 25 MHz
Assume Nb = 100, MOD = 625, and FRAC = 198. In addition, a
large number of frequency steps are desired to cover 0.5%. The
objective is to find values for FracStep, NumSteps, and CkDiv
that result in the required frequency modulation profile.
FracRange = 7 × 45 = 315
The accuracy of this solution needs to be verified. Putting the
derived values into Equation 13 gives
The total feedback divider ratio is
kHz
30.86
9
45
2
MHz
25
2
=
×
=
×
=
CkDiv
NumSteps
f
PFD
MOD
NTOT = Nb +
MOD
FRAC
= 100 + 198/625 = 62,698/625
FracRange is set to 0.5% of 62,698, which results in an ideal
value of 313.5.
By rearranging Equation 12 and Equation 13, it results in
×
=
PFD
MOD
f
FracRange
CkDiv
FracStep
2
(14)
In addition, the percentage frequency deviation is obtained as
%
502
.
0
625
62698
625
315
100
=
×
×
=
×
=
TOT
N
MOD
FracRange
eviation
FrequencyD
The fMOD and the percentage frequency deviation are very close to
the target values. The register settings required for this example
are detailed in Table 29.
Putting in the values for FracRange, fMOD, and fPFD from the
previous information, the following results:
FracStep = CkDiv × (0.78375)
(15)
SSCG Register Summary
An approximate solution must be found to Equation 15 that
produces an integer value for CkDiv, which gives a value that is
very close to an integer for FracStep. In this case, considering
CkDiv values in the range of 2 to 10 gives the FracStep values
shown in Table 27.
Table 28 summarizes the programmable registers required to set
up SSCG.
Table 28. Register Values for SSCG
Parameter
Register Names
Range
NumSteps
BS2[7:0], BS3[7]
+1 to +511
FracStep
BS1[7:0]
128 to 0
CkDiv
BS3[6:0]
+2 to +127
FRAC
BF0[7:0], BF1[7:4]
0 to +4094
MOD
BF1[3:0], BF2[7:0]
0 to +4095
Nb
BF3[5:0]
0 to +51
相關(guān)PDF資料
PDF描述
VE-BWV-MW-F4 CONVERTER MOD DC/DC 5.8V 100W
GTC02R-24-22S CONN RCPT 4POS BOX MNT W/SCKT
D38999/20FJ24PB CONN RCPT 24POS WALL MNT W/PINS
PT06A-22-21P CONN PLUG 21 POS STRAIGHT W/PINS
MS27484T24B35SA CONN PLUG 128POS STRAIGHT W/SCKT
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9577BCPZ-R7 功能描述:IC CLOCK GENERATOR 40LFCSP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:PCI Express® (PCIe) 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時(shí)鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時(shí)鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無(wú)/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
AD9577BCPZ-RL 功能描述:IC CLK GEN PLL DUAL 40LFCSP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:PCI Express® (PCIe) 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時(shí)鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時(shí)鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無(wú)/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
AD9577-EVALZ 制造商:AD 制造商全稱:Analog Devices 功能描述:Clock Generator with Dual PLLs
AD9578BCPZ 功能描述:IC PLL CLOCK GEN 20MHZ 48LFCSP 制造商:analog devices inc. 系列:- 包裝:托盤 零件狀態(tài):有效 類型:* PLL:帶旁路 輸入:LVCMOS，LVDS，LVPECL，晶體 輸出:HCSL，LVCMOS，LVDS，LVPECL 電路數(shù):1 比率 - 輸入:輸出:2：5 差分 - 輸入:輸出:是/是 頻率 - 最大值:919MHz 分頻器/倍頻器:是/無(wú) 電壓 - 電源:2.375 V ~ 3.63 V 工作溫度:-25°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤，CSP 供應(yīng)商器件封裝:48-LFCSP-VQ（7x7） 標(biāo)準(zhǔn)包裝:1
AD9578BCPZ-REEL7 功能描述:IC PLL CLOCK GEN 20MHZ 48LFCSP 制造商:analog devices inc. 系列:- 包裝:剪切帶（CT） 零件狀態(tài):有效 類型:* PLL:帶旁路 輸入:LVCMOS，LVDS，LVPECL，晶體 輸出:HCSL，LVCMOS，LVDS，LVPECL 電路數(shù):1 比率 - 輸入:輸出:2：5 差分 - 輸入:輸出:是/是 頻率 - 最大值:919MHz 分頻器/倍頻器:是/無(wú) 電壓 - 電源:2.375 V ~ 3.63 V 工作溫度:-25°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤，CSP 供應(yīng)商器件封裝:48-LFCSP-VQ（7x7） 標(biāo)準(zhǔn)包裝:1
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*