- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9665 > AD9577BCPZ (Analog Devices Inc)IC CLK GEN PLL DUAL 40LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9577BCPZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 33/44頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLK GEN PLL DUAL 40LFCSP |
| 標準包裝： | 1 |
| 系列： | PCI Express® (PCIe) |
| 類型： | 扇出緩沖器（分配），網(wǎng)絡時鐘發(fā)生器，多路復用器 |
| PLL： | 是 |
| 主要目的： | 以太網(wǎng)，PCI Express（PCIe），SONET/SDH |
| 輸入： | 時鐘，晶體 |
| 輸出： | LVCMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:5 |
| 差分 - 輸入:輸出： | 無/是 |
| 頻率 - 最大： | 637.5MHz |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 40-WFQFN 裸露焊盤，CSP |
| 供應商設備封裝： | 40-LFCSP-WQ（6x6） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
Data Sheet
AD9577
Rev. 0 | Page 39 of 44
Table 30. Internal Register Map
Register
Name
R/W
Addr
D7
D6
D5
D4
D3
D2
D1
D0
C0
W
0x40
0
EnI2C
0
X0
W
0x1F
0
NewAcq
BP0
W
0x11
0
Bleed
PDCH1
PDCH0
AF0
W
0x18
0
Na[5:0], PLL1 feedback divider ratio
BF3
W
0x1C
0
Nb[5:0], PLL2 feedback divider ratio
BF0
W
0x19
FRAC[11:4], SDM fractional word
BF1
W
0x1A
FRAC[3:0], SDM fractional word
MOD[11:8], SDM modulus
BF2
W
0x1B
MOD[7:0], SDM modulus
ABF0
W
0x1D
1
0
PD_SDM
0
ADV0
W
0x22
V0[2:0], Channel 0 VCO divider
D0[4:0], Channel 0 output divider value
ADV1
W
0x23
V1[2:0], Channel 1 VCO divider
D1[4:0], Channel 1 output divider value
ADV2
W
0x24
0
SyncCh01
BDV0
W
0x25
V2[2:0], Channel 2 VCO divider
D2[4:0], Channel 2 output divider value
BDV1
W
0x26
V3[2:0], Channel 3 VCO divider
D3[4:0], Channel 3 output divider value
BDV2
W
0x27
0
SyncCh23
BS1
W
0x2A
FracStep[7:0], SSCG fractional step size
BS2
W
0x2B
NumSteps[8:1], number of fractional word increments/decrements per half triangular-wave cycle
BS3
W
0x2C
NumSteps[0]
CkDiv[6:0], reference divider output is divided by this integer to determine SSCG update rate
AM0
W
0x30
0
Na[5:0], PLL1 feedback divider ratio divider; MARGIN = 1
AM1
W
0x31
V0[2:0], Channel 0 VCO divider;
MARGIN = 1
D0[4:0], Channel 0 output divider value; MARGIN = 1
AM2
W
0x32
V1[2:0], Channel 1 VCO divider;
MARGIN = 1
D1[4:0], Channel 1 output divider value; MARGIN = 1
BM0
W
0x33
0
Nb[5:0], PLL2 feedback divider ratio divider; MARGIN = 1
BM1
W
0x34
FRAC[11:4], SDM fractional word; MARGIN = 1
BM2
W
0x35
FRAC[3:0], SDM fractional word; MARGIN = 1
MOD[11:8], SDM modulus; MARGIN = 1
BM3
W
0x36
MOD[7:0], SDM modulus; MARGIN = 1
BM4
W
0x37
V3[2:0], Channel 3 VCO divider;
MARGIN = 1
D3[4:0], Channel 3 output divider value; MARGIN = 1
BM5
W
0x38
V2[2:0], Channel 2 VCO divider;
MARGIN = 1
D2[4:0], Channel 2 output divider value; MARGIN = 1
DR1
W
0x3A
PDCH3
PDCH2
FORMAT2[2:0], output format selection
for PLL2 (see
FORMAT1[2:0], output format selection for
PLL1 (see
DR2
W
0x3B
0
PDRefOut
G0
W
0x3D
0
PDPLL1, power-
down PLL1
PDPLL2, power-
down PLL2
R; 0 =
divide by 1
0
相關PDF資料 |
PDF描述 |
|---|---|
| VE-BWV-MW-F4 | CONVERTER MOD DC/DC 5.8V 100W |
| GTC02R-24-22S | CONN RCPT 4POS BOX MNT W/SCKT |
| D38999/20FJ24PB | CONN RCPT 24POS WALL MNT W/PINS |
| PT06A-22-21P | CONN PLUG 21 POS STRAIGHT W/PINS |
| MS27484T24B35SA | CONN PLUG 128POS STRAIGHT W/SCKT |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AD9577BCPZ-R7 | 功能描述:IC CLOCK GENERATOR 40LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:PCI Express® (PCIe) 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件 |
| AD9577BCPZ-RL | 功能描述:IC CLK GEN PLL DUAL 40LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:PCI Express® (PCIe) 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件 |
| AD9577-EVALZ | 制造商:AD 制造商全稱:Analog Devices 功能描述:Clock Generator with Dual PLLs |
| AD9578BCPZ | 功能描述:IC PLL CLOCK GEN 20MHZ 48LFCSP 制造商:analog devices inc. 系列:- 包裝:托盤 零件狀態(tài):有效 類型:* PLL:帶旁路 輸入:LVCMOS，LVDS，LVPECL，晶體 輸出:HCSL，LVCMOS，LVDS，LVPECL 電路數(shù):1 比率 - 輸入:輸出:2：5 差分 - 輸入:輸出:是/是 頻率 - 最大值:919MHz 分頻器/倍頻器:是/無 電壓 - 電源:2.375 V ~ 3.63 V 工作溫度:-25°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤，CSP 供應商器件封裝:48-LFCSP-VQ（7x7） 標準包裝:1 |
| AD9578BCPZ-REEL7 | 功能描述:IC PLL CLOCK GEN 20MHZ 48LFCSP 制造商:analog devices inc. 系列:- 包裝:剪切帶（CT） 零件狀態(tài):有效 類型:* PLL:帶旁路 輸入:LVCMOS，LVDS，LVPECL，晶體 輸出:HCSL，LVCMOS，LVDS，LVPECL 電路數(shù):1 比率 - 輸入:輸出:2：5 差分 - 輸入:輸出:是/是 頻率 - 最大值:919MHz 分頻器/倍頻器:是/無 電壓 - 電源:2.375 V ~ 3.63 V 工作溫度:-25°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤，CSP 供應商器件封裝:48-LFCSP-VQ（7x7） 標準包裝:1 |
發(fā)布緊急采購，3分鐘左右您將得到回復。