- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11670 > AD9974BBCZ (Analog Devices Inc)IC CCDSP DUAL 14BIT 100-CSPBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | AD9974BBCZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 40/52頁 |
| 文件大小： | 0K |
| 描述： | IC CCDSP DUAL 14BIT 100-CSPBGA |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 類型： | CCD 信號(hào)處理器，14 位 |
| 輸入類型： | 邏輯 |
| 輸出類型： | 邏輯 |
| 接口： | 3 線串口 |
| 電流 - 電源： | 55mA |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-LFBGA，CSPBGA |
| 供應(yīng)商設(shè)備封裝： | 100-CSBGA（9x9） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁當(dāng)前第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
AD9974
Rev. A | Page 45 of 52
Table 27. Timing Core Registers
Address
Data Bit
Content
Default
Value
Update
Name
Description
0x30
[5:0]
0
SCK
H1POSLOC
H1 Rising Edge Location.
[7:6]
Unused
Set unused bits to 0.
[13:8]
20
H1NEGLOC
H1 Falling Edge Location.
[15:14]
0
TESTMODE
Test Operation Only. Set to 0.
[16]
1
H1POL
H1 Polarity Control.
0 = inverse of Figure 21.
1 = no inversion.
[27:17]
Unused
Set unused bits to 0.
0x31
[5:0]
0
SCK
H2POSLOC
H2 Rising Edge Location.
[7:6]
Unused
Set unused bits to 0.
[13:8]
20
H2NEGLOC
H2 Falling Edge Location.
[15:14]
0
TESTMODE
Test Operation Only. Set to 0.
[16]
1
H2POL
H2 Polarity Control.
0 = inverse of Figure 21.
1 = no inversion.
[27:17]
Unused
Set unused bits to 0.
0x32
[5:0]
0
SCK
TESTMODE
Test Operation Only. Set to 0.
[7:6]
Unused
Set unused bits to 0.
[13:8]
20
TESTMODE
Test Operation Only. Set to 20.
[15:14]
0
TESTMODE
Test Operation Only. Set to 0.
[16]
1
TESTMODE
Test Operation Only. Set to 1.
[27:17]
Unused
Set unused bits to 0.
0x33
[5:0]
0
SCK
RGPOSLOC
RG Rising Edge Location.
[7:6]
Unused
Set unused bits to 0.
[13:8]
10
RGNEGLOC
RG Falling Edge Location.
[15:14]
0
TESTMODE
Test Operation Only. Set to 0.
[16]
1
RGPOL
RG Polarity Control.
0 = inverse of Figure 21.
1 = no inversion.
[27:17]
Unused
Set unused bits to 0.
0x34
[0]
0
SCK
H1BLKRETIME
Retime H1 HBLK to Internal Clock.
0 = no retime.
1 = enable retime.
Recommended setting is enable retime. Enabling retime adds one
cycle delay to programmed HBLK positions.
[1]
0
H2BLKRETIME
Retime H2 HBLK to Internal Clock.
[2]
0
TESTMODE
Test Operation Only. Set to 0
[3]
0
TESTMODE
Test Operation Only. Set to 0
[7:4]
0
HCLK_WIDTH
Enables wide H-clocks during HBLK interval.
0 = disable (see Table 13).
[27:8]
Unused
Set unused bits to 0.
0x35
[2:0]
1
SCK
H1DRV
H1 Drive Strength.
0 = off.
1 = 4.3 mA.
2 = 8.6 mA.
3 = 12.9 mA.
4 = 17.2 mA.
5 = 21.5 mA.
6 = 25.8 mA.
7 = 30.1 mA.
[3]
Unused
Set unused bits to 0.
[6:4]
1
H2DRV
H2 Drive Strength.
[7]
Unused
Set unused bits to 0.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9895KBCZ | IC CCD SIGNAL PROC/GEN 64-CSPBGA |
| AD9849AKSTZ | IC CCD SIGNAL PROC 12BIT 48LQFP |
| AD9847AKSTZ | IC CCD SIGNAL PROC 10BIT 48-LQFP |
| AD9944KCPZ | IC CCD SIGNAL PROCESSOR 32-LFCSP |
| 3-221185-1 | PLUG,75 OHM,COML BNC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9974BBCZRL | 功能描述:IC CCDSP DUAL 14BIT 100-CSPBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 傳感器和探測器接口 系列:- 其它有關(guān)文件:Automotive Product Guide 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:74 系列:- 類型:觸控式傳感器 輸入類型:數(shù)字 輸出類型:數(shù)字 接口:JTAG，串行 電流 - 電源:100µA 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:20-TSSOP 包裝:管件 |
| AD9975 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Broadband Modem Mixed-Signal Front End |
| AD9975ABST | 制造商:AD 制造商全稱:Analog Devices 功能描述:Broadband Modem Mixed-Signal Front End |
| AD9975ABSTEB | 制造商:AD 制造商全稱:Analog Devices 功能描述:Broadband Modem Mixed-Signal Front End |
| AD9975ABSTRL | 制造商:AD 制造商全稱:Analog Devices 功能描述:Broadband Modem Mixed-Signal Front End |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。