- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19466 > ADSP-21065LKSZ-240 (Analog Devices Inc)IC DSP CONTROLLR 544KBIT 208MQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ADSP-21065LKSZ-240 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 15/44頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP CONTROLLR 544KBIT 208MQFP |
| 產(chǎn)品培訓(xùn)模塊： | SHARC Processor Overview |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | SHARC® |
| 類型： | 浮點(diǎn) |
| 接口： | 主機(jī)接口，串行端口 |
| 時(shí)鐘速率： | 60MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 64kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 3.30V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 208-BFQFP |
| 供應(yīng)商設(shè)備封裝： | 208-MQFP（28x28） |
| 包裝： | 托盤 |
| 其它名稱： | ADSP-21065LKSZ240 ADSP-21065LKSZ240-ND |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當(dāng)前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
REV. C
ADSP-21065L
–22–
Multiprocessor Bus Request and Host Bus Request
Use these specifications for passing of bus mastership between multiprocessing ADSP-21065Ls (
BRx) or a host processor (HBR,
HBG).
Parameter
Min
Max
Unit
Timing Requirements:
tHBGRCSV
HBG Low to RD/WR/CS Valid1
20.0 + 36 DT
ns
tSHBRI
HBR Setup Before CLKIN2
12.0 + 12 DT
ns
tHHBRI
HBR Hold Before CLKIN2
6.0 + 12 DT
ns
tSHBGI
HBG Setup Before CLKIN
6.0 + 8 DT
ns
tHHBGI
HBG Hold Before CLKIN High
1.0 + 8 DT
ns
tSBRI
BRx, CPA Setup Before CLKIN3
7.0 + 8 DT
ns
tHBRI
BRx, CPA Hold Before CLKIN High
1.0 + 8 DT
ns
Switching Characteristics:
tDHBGO
HBG Delay After CLKIN
8.0 – 2 DT
ns
tHHBGO
HBG Hold After CLKIN
1.0 – 2 DT
ns
tDBRO
BRx Delay After CLKIN
7.0 – 2 DT
ns
tHBRO
BRx Hold After CLKIN
1.0 – 2 DT
ns
tDCPAO
CPA Low Delay After CLKIN
11.5 – 2 DT
ns
tTRCPA
CPA Disable After CLKIN
1.0 – 2 DT
5.5 – 2 DT
ns
tDRDYCS
REDY (O/D) or (A/D) Low from
CS and HBR Low4
13.0
ns
tTRDYHG
REDY (O/D) Disable or REDY (A/D) High from
HBG4
44.0 + 43 DT
ns
tARDYTR
REDY (A/D) Disable from
CS or HBR High4
10.0
ns
NOTES
1For first asynchronous access after
HBR and CS asserted, ADDR
23-0 must be a nonMMS value 1/2 tCK before RD or WR goes low or by tHBGRCSV after HBG goes
low. This is easily accomplished by driving an upper address signal high when
HBG is asserted. See the Host Processor Control of the ADSP-21065L section of the
ADSP-21065L SHARC User’s Manual, Second Edition.
2Only required for recognition in the current cycle.
3
CPA assertion must meet the setup to CLKIN; deassertion does not need to meet the setup to CLKIN.
4(O/D) = open drain, (A/D) = active drive.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GEC07DRTI | CONN EDGECARD 14POS DIP .100 SLD |
| TAP106M035DCS | CAP TANT 10UF 35V 20% RADIAL |
| HMM36DRTF | CONN EDGECARD 72POS DIP .156 SLD |
| VI-B12-CW-B1 | CONVERTER MOD DC/DC 15V 100W |
| VE-21K-CY-F3 | CONVERTER MOD DC/DC 40V 50W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-21065LKSZ-264 | 功能描述:IC DSP CONTROLL 544KBIT 208-MQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點(diǎn) 接口:I²C，McASP，McBSP 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| ADSP-2106X | 制造商:AD 制造商全稱:Analog Devices 功能描述:DSP Microcomputer Family |
| ADSP-2109 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Cost DSP Microcomputers |
| ADSP-2109KP-80 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Cost DSP Microcomputers |
| ADSP-2109LKP-55 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Cost DSP Microcomputers |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。