- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19466 > ADSP-21065LKSZ-240 (Analog Devices Inc)IC DSP CONTROLLR 544KBIT 208MQFP PDF資料下載
參數(shù)資料
| 型號： | ADSP-21065LKSZ-240 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 26/44頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP CONTROLLR 544KBIT 208MQFP |
| 產(chǎn)品培訓模塊： | SHARC Processor Overview |
| 標準包裝： | 1 |
| 系列： | SHARC® |
| 類型： | 浮點 |
| 接口： | 主機接口，串行端口 |
| 時鐘速率： | 60MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 64kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 3.30V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 208-BFQFP |
| 供應商設備封裝： | 208-MQFP（28x28） |
| 包裝： | 托盤 |
| 其它名稱： | ADSP-21065LKSZ240 ADSP-21065LKSZ240-ND |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
REV. C
ADSP-21065L
–32–
Serial Ports
Parameter
Min
Max
Unit
External Clock
Timing Requirements:
tSFSE
TFS/RFS Setup Before TCLK/RCLK
1
4.0
ns
tHFSE
TFS/RFS Hold After TCLK/RCLK
1
4.0
ns
tSDRE
Receive Data Setup Before RCLK
1
1.5
ns
tHDRE
Receive Data Hold After RCLK
1
4.0
ns
tSCLKW
TCLK/RCLK Width
9.0
ns
tSCLK
TCLK/RCLK Period
tCK
ns
Internal Clock
Timing Requirements:
tSFSI
TFS Setup Before TCLK
2; RFS Setup Before RCLK1
8.0
ns
tHFSI
TFS/RFS Hold After TCLK/RCLK
1
1.0
ns
tSDRI
Receive Data Setup Before RCLK
1
3.0
ns
tHDRI
Receive Data Hold After RCLK
1
3.0
ns
External or Internal Clock
Switching Characteristics:
tDFSE
RFS Delay After RCLK (Internally Generated RFS)
2
13.0
ns
tHOFSE
RFS Hold After RCLK (Internally Generated RFS)
2
3.0
ns
External Clock
Switching Characteristics:
tDFSE
TFS Delay After TCLK (Internally Generated TFS)
2
13.0
ns
tHOFSE
TFS Hold After TCLK (Internally Generated TFS)
2
3.0
ns
tDDTE
Transmit Data Delay After TCLK
2
12.5
ns
tHDTE
Transmit Data Hold After TCLK
2
4.0
ns
Internal Clock
Switching Characteristics:
tDFSI
TFS Delay After TCLK (Internally Generated TFS)
2
4.5
ns
tHOFSI
TFS Hold After TCLK (Internally Generated TFS)
2
–1.5
ns
tDDTI
Transmit Data Delay After TCLK
2
7.5
ns
tHDTI
Transmit Data Hold After TCLK
2
0.0
ns
tSCLKIW
TCLK/RCLK Width
(tSCLK/2) – 2.5
(tSCLK/2) + 2.5
ns
Enable and Three-State
Switching Characteristics:
tDTENE
Data Enable from External TCLK
2
5.0
ns
tDDTTE
Data Disable from External RCLK
2
10.0
ns
tDTENI
Data Enable from Internal TCLK
2
0.0
ns
tDDTTI
Data Disable from Internal TCLK
2
3.0
ns
tDCLK
TCLK/RCLK Delay from CLKIN
18.0 + 6 DT
ns
tDPTR
SPORT Disable After CLKIN
14.0
ns
External Late Frame Sync
tDDTLFSE
Data Delay from Late External TFS or External RFS
with MCE = 1, MFD = 0
3, 4
10.5
ns
tDTENLFSE
Data Enable from late FS or MCE = 1, MFD = 0
3, 4
3.5
ns
tDDTLSCK
Data Delay from TCLK/RCLK for Late External
TFS or External RFS with MCE = 1, MFD = 0
3, 4
12.0
ns
tDTENLSCK
Data Enable from RCLK/TCLK for Late External FS or
MCE = 1, MFD = 0
3, 4
4.5
ns
NOTES
To determine whether communication is possible between two devices at clock speed n, the following specifications must be confirmed: 1) frame sync delay and frame
sync setup-and-hold, 2) data delay and data setup-and-hold, and 3) SCLK width.
1Referenced to sample edge.
2Referenced to drive edge.
3MCE = 1, TFS enable and TFS valid follow t
DDTENFS and tDDTLFSE.
4If external RFS/TFS setup to RCLK/TCLK > t
SCLK/2 then tDDTLSCK and tDTENLSCK apply; otherwise tDDTLFSE and tDTENLFS apply.
*Word selected timing for I
2S mode is the same as TFS/RFS timing (normal framing only).
相關PDF資料 |
PDF描述 |
|---|---|
| GEC07DRTI | CONN EDGECARD 14POS DIP .100 SLD |
| TAP106M035DCS | CAP TANT 10UF 35V 20% RADIAL |
| HMM36DRTF | CONN EDGECARD 72POS DIP .156 SLD |
| VI-B12-CW-B1 | CONVERTER MOD DC/DC 15V 100W |
| VE-21K-CY-F3 | CONVERTER MOD DC/DC 40V 50W |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-21065LKSZ-264 | 功能描述:IC DSP CONTROLL 544KBIT 208-MQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| ADSP-2106X | 制造商:AD 制造商全稱:Analog Devices 功能描述:DSP Microcomputer Family |
| ADSP-2109 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Cost DSP Microcomputers |
| ADSP-2109KP-80 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Cost DSP Microcomputers |
| ADSP-2109LKP-55 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Cost DSP Microcomputers |
發(fā)布緊急采購，3分鐘左右您將得到回復。