- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19473 > ADSP-BF548MBBCZ-5M (Analog Devices Inc)IC DSP 533MHZ W/DDR 400CSPBGA PDF資料下載
參數(shù)資料
| 型號： | ADSP-BF548MBBCZ-5M |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 74/100頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 533MHZ W/DDR 400CSPBGA |
| 標準包裝： | 1 |
| 系列： | Blackfin® |
| 類型： | 定點 |
| 接口： | CAN，SPI，SSP，TWI，UART，USB |
| 時鐘速率： | 533MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 260kB |
| 電壓 - 輸入/輸出： | 2.50V，3.30V |
| 電壓 - 核心： | 1.25V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 400-LFBGA，CSPBGA |
| 供應商設備封裝： | 400-CSPBGA（17x17） |
| 包裝： | 托盤 |
| 配用： | ADSP-3PARCBF548M01-ND - MODULE BOARD BF548 ADSP-3PARCBF548E02-ND - KIT DEV STARTER BF548 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁當前第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁
ADSP-BF542/ADSP-BF544/ADSP-BF547/ADSP-BF548/ADSP-BF549
Rev. C
|
Page 75 of 100
|
February 2010
Register and PIO
data transfer timing.
Figure 47 displays the REG and PIO data transfer timing. Note
that ATAPI_ADDR pins include A1-3, ATAPI_CS0, and
ATAPI_CS1. Alternate ATAPI port ATAPI _ADDR pins
include ATAPI_A0A, ATAPI_A1A, ATAPI_A2A, ATAPI_CS0,
and ATAPI_CS1. Note that an alternate ATAPI_D0-15 port bus
is ATAPI_D0-15A
Table 58. ATAPI Register and PIO Data Transfer Timing
ATAPI Parameter/Description
ATAPI_REG/PIO_TIM_x Timing Register
Setting
1
Timing Equation
t0
Cycle time
T2_PIO, TEOC_PIO
(T2_PIO + TEOC_PIO)
× t
SCLK
t1
ATAPI_ADDR valid to
ATAPI_DIOR/ATAPI_DIOW setup
T1
× t
SCLK – (tSK1 + tSK2 + tSK4)
t2
ATAPI_DIOR/ATAPI_DIOW pulse width
T2_PIO
× t
SCLK
t2i
ATAPI_DIOR/ATAPI_DIOW recovery time
TEOC_PIO
× t
SCLK
t3
ATAPI_DIOW data setup
T2_PIO
× t
SCLK – (tSK1 + tSK2 + tSK4)
t4
ATAPI_DIOW data hold
T4
× t
SCLK – (tSK1 + tSK2 + tSK4)
t5
ATAPI_DIOR data setup
N/A
tOD + tSUD + 2 × tBD + tCDD + tCDC
t6
ATAPI_DIOR data hold
N/A
0
t9
ATAPI_DIOR/ATAPI_DIOW to ATAPI_ADDR
valid hold
TEOC_PIO
× t
SCLK – (tSK1 + tSK2 + tSK4)
tA
ATAPI_IORDY setup time
T2_PIO
× t
SCLK – (tOD + tSUI + 2 × tCDC + 2 × tBD)
1 ATAPI timing register setting should be programmed with a value that guarantees parameter compliance with the ATA ANSI specification for the ATA device mode of
operation.
Figure 47. REG and PIO Data Transfer Timing1
1 This material is adapted from ATAPI-6 (INCITS 361-2002[R2007] and is used with permission of the American National Standards Institute (ANSI) on behalf of the
Information Technology Industry Council (“ITIC”). Copies of ATAPI-6 (INCITS 361-2002[R2007] can be purchased from ANSI.
ATAPI
ADDR
t0
t2
t9
t3
t4
t5
tA
t6
t2i
t1
ATAPI_DIOR/
ATAPI_DIOW
ATAPI_D0–15
ATAPI_IORDY
ATAPI_D0–15
(WRITE)
(READ)
相關PDF資料 |
PDF描述 |
|---|---|
| SG5841JSY | IC CTLR PWM HI INTEGRATED 8-SOIC |
| TAJB476K010B | CAP TANT 47UF 10V 10% 1210 |
| MIC184YMM TR | IC SUPERVISOR LOCAL/REMOTE 8MSOP |
| ADSP-BF548BBCZ-5A | IC DSP 16BIT 533MHZ 400CSBGA |
| ACM36DRKS | CONN EDGECARD 72POS DIP .156 SLD |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-BF549BBCZ | 制造商:Analog Devices 功能描述: |
| ADSP-BF549BBCZ-ENG | 制造商:Analog Devices 功能描述:- Bulk |
| adsp-bf5615bbz600 | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Analog Devices 功能描述: |
| ADSP-BF561KBCZ-600 | 制造商:Analog Devices 功能描述: |
| ADSP-BF561SBB500 | 功能描述:IC PROCESSOR 500MHZ 297PBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:Blackfin® 標準包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復。