1 The output valid (max) value in this column applies for the st" />
參數(shù)資料
型號(hào)： ADSP-TS101SAB2Z000
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 19/48頁(yè)
文件大?。?/td> 0K
描述： IC DSP FLOAT/FIXED 250MHZ 484BGA
標(biāo)準(zhǔn)包裝： 1
系列： TigerSHARC®
類型： 定點(diǎn)/浮點(diǎn)
接口： 主機(jī)接口，連接端口，多處理器
時(shí)鐘速率： 250MHz
非易失內(nèi)存： 外部
芯片上RAM： 768kB
電壓 - 輸入/輸出： 3.30V
電壓 - 核心： 1.20V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 484-BFBGA
供應(yīng)商設(shè)備封裝： 484-PBGA（19x19）
包裝： 托盤
Rev. C
|
Page 26 of 48
|
May 2009
ADSP-TS101S
1 The output valid (max) value in this column applies for the standard 30 pF capacitive load used in testing. To see how output valid varies with capacitive loading, see Figure 40
2 The external port protocols employ bus IDLE cycles for bus mastership transitions as well as slave address boundary crossings to avoid any potential bus contention. The
apparent driver overlap, due to output disables being larger than output enables, is not actual.
3 CPA and DPA pins are open drains and have 0.5 k internal pull-ups.
4 These input pins have Schmitt triggers and therefore do not need to be synchronized to a clock reference. These synchronous specifications only apply for recognition in the
current clock reference cycle.
5 This pin is a strap option. During reset, an internal resistor pulls the pin low.
6 For input specifications, see Table 21.
7 For additional requirement details, see Reset and Booting on Page 9.
8 TCK_FE indicates TCK falling edge.
9 These pins may change only during reset; recommend connecting it to VDD_IO/VSS.
10Reference clock depends on function.
11System inputs are: IRQ3–0, BMS, LCLKRAT2–0, SCLKFREQ, BM, TMR0E, FLAG3–0, ID2–0, BRST, WRH, WRL, RD, MSSD, SDCKE, SDWE, CAS, RAS, ADDR31–0,
DATA63–0, DPA, CPA, HBG, BOFF, HBR, ACK, BR7–0, L0CLKIN, L0DAT7–0, L1CLKIN, L1DAT7–0, L2CLKIN, L2DAT7–0, L2DIR, L3CLKIN, L3DAT7–0, DS2–0,
CONTROLIMP2–0, RESET, DMAR3–0.
12System outputs are: BMS, BM, BUSLOCK, TMR0E, FLAG3–0, FLYBY, IOEN, MSH, BRST, WRH, WRL, RD, MS1–0, HDQM, LDQM, MSSD, SDCKE, SDWE, CAS, RAS,
ADDR31–0, DATA63–0, DPA, CPA, HBG, ACK, BR7–0, L0CLKOUT, L0DAT7–0, L0DIR, L1CLKOUT, L1DAT7–0, L1DIR, L2CLKOUT, L2DAT7–0, L2DIR, L3CLKOUT,
L3DAT7–0, L3DIR, EMU.
Table 28. AC Signal Specifications (for 16.7 ns <SCLK <25 ns) (All values in this table are in nanoseconds)
Name
Description
In
p
u
tSetup
(m
in
)
In
p
u
tH
o
ld
(m
in
)
Ou
tp
u
tV
a
li
d
(m
a
x
)1
Ou
tp
u
tH
o
ld
(m
in
)
Ou
tp
u
tEn
ab
le
(m
in
)2
Ou
tpu
tDi
sab
le
(m
a
x
)2
Re
fe
re
nce
Cl
o
ck
ADDR31–0
External Address Bus
2.8
0.5
4.2
0.8
0.3
2.5
SCLK
DATA63–0
External Data Bus
2.8
0.5
4.2
0.8
0.3
2.5
SCLK
MSH
Memory Select Host Line
4.2
0.8
0.3
2.5
SCLK
MSSD
Memory Select SDRAM Line
2.8
0.5
4.2
0.8
0.3
2.5
SCLK
MS1–0
Memory Select for Static Blocks
4.2
0.8
0.3
2.5
SCLK
RD
Memory Read
2.8
0.5
4.2
0.8
0.3
2.5
SCLK
WRL
Write Low Word
2.8
0.5
4.2
0.8
0.3
2.5
SCLK
WRH
Write High Word
2.8
0.5
4.2
0.8
0.3
2.5
SCLK
ACK
Acknowledge for Data
2.8
0.5
4.2
0.8
0.3
2.5
SCLK
SDCKE
SDRAM Clock Enable
2.8
0.5
4.2
0.8
0.3
2.5
SCLK
RAS
Row Address Select
2.8
0.5
4.2
0.8
0.3
2.5
SCLK
CAS
Column Address Select
2.8
0.5
4.2
0.8
0.3
2.5
SCLK
SDWE
SDRAM Write Enable
2.8
0.5
4.2
0.8
0.3
2.5
SCLK
LDQM
Low Word SDRAM Data Mask
4.2
0.8
0.3
2.5
SCLK
HDQM
High Word SDRAM Data Mask
4.2
0.8
0.3
2.5
SCLK
SDA10
SDRAM ADDR10
4.2
0.8
0.3
2.5
SCLK
HBR
Host Bus Request
2.8
0.5
SCLK
HBG
Host Bus Grant
2.8
0.5
4.2
0.8
0.3
2.5
SCLK
BOFF
Back Off Request
2.8
0.5
SCLK
BUSLOCK
Bus Lock
4.2
0.8
0.3
2.5
SCLK
BRST
Burst Access
2.8
0.5
4.2
0.8
0.3
2.5
SCLK
BR7–0
Multiprocessing Bus Request
2.8
0.5
4.2
0.8
SCLK
FLYBY
Flyby Mode Selection
4.2
0.8
0.3
2.5
SCLK
IOEN
Flyby Mode I/O Enable
4.2
0.8
0.3
2.5
SCLK
CPA 3, 4
Core Priority Access
2.8
0.5
5.8
2.5
SCLK
DPA 3, 4
DMA Priority Access
2.8
0.5
5.8
2.5
SCLK
BMS5
Boot Memory Select
4.2
0.8
0.3
2.5
SCLK
FLAG3–0
6
FLAG Pins
4.2
1.0
4.0
SCLK
相關(guān)PDF資料
PDF描述
GBM08DRSN CONN EDGECARD 16POS DIP .156 SLD
AYM25DTBH CONN EDGECARD 50POS R/A .156 SLD
MAX6639FAEE+T IC 2CH TEMP MONITOR 16-QSOP
ADSP-TS101SAB1Z000 IC DSP CONTROLLER 6MBIT 625-BGA
GBM08DRSH CONN EDGECARD 16POS DIP .156 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-TS101SAB2Z100 功能描述:IC DSP CTRLR 6MBIT 300MHZ 484BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:TigerSHARC® 標(biāo)準(zhǔn)包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點(diǎn) 接口:I²C，McASP，McBSP 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA
ADSP-TS201SABP-050 功能描述:IC PROCESSOR 500MHZ 576BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:TigerSHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-TS201SABP-060 功能描述:IC PROCESSOR 600MHZ 576BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:TigerSHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-TS201SABP-10X 制造商:Analog Devices 功能描述:
ADSP-TS201SABP-15X 制造商:Analog Devices 功能描述:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*