![](http://datasheet.mmic.net.cn/340000/C161U_datasheet_16463042/C161U_5.png)
C161U
Page
Data Sheet
2001-04-19
Table of Contents
1
1.1
1.2
1.3
1.4
1.4.1
Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Key Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Pinning Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Personal Computer (PC) Peripherals Applications . . . . . . . . . . . . . . . . 16
2
2.1
2.2
Pin Descriptions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
C161U Pin Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
C161U Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
3
3.1
3.2
3.3
3.4
3.5
Architectural Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Basic CPU Concepts and Optimizations . . . . . . . . . . . . . . . . . . . . . . . . . . 27
On-Chip System Resources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Clock Generation Concept . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
On-Chip Peripheral Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Protected Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4
4.1
4.2
4.3
Memory Organization
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Internal RAM and SFR Area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
External Memory Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Crossing Memory Boundaries . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
5
5.1
5.2
5.3
5.4
5.5
Central Processor Unit
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Instruction Pipelining . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Bit-Handling and Bit-Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Instruction State Times . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
CPU Special Function Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
PEC - Extension of Functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
6
6.1
6.2
6.3
6.4
6.5
DMA - External PEC (EPEC)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
EPEC Functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
EPEC Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
EPEC Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
EPEC Transfer Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Implementation of EPEC Interrupt Generation Unit . . . . . . . . . . . . . . . . . 104
7
7.1
7.2
7.3
7.4
7.5
7.6
7.7
Interrupt and Trap Functions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Interrupt System Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Interrupt Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
Operation of the PEC Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
Prioritization of Interrupt and PEC Service Requests . . . . . . . . . . . . . . . 118
Interrupt Response Times . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
PEC Response Times . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124