DIGITAL CHARACTERISTICS (T A = -40 to 85 °C" />
參數(shù)資料
型號(hào)： CS61584A-IQ3Z
廠商： Cirrus Logic Inc
文件頁數(shù)： 46/47頁
文件大小： 0K
描述： IC LINE INTERFACE T1/E1 64LQFP
標(biāo)準(zhǔn)包裝： 160
接口： 并行/串行
電源電壓： 3.3V，5V
封裝/外殼： 64-LQFP
供應(yīng)商設(shè)備封裝： 64-LQFP（10x10）
包裝： 托盤
安裝類型： 表面貼裝
產(chǎn)品目錄頁面： 759 (CN2011-ZH PDF)
其它名稱： 598-1713
CS61584A
8
DS261PP5
DIGITAL CHARACTERISTICS (T
A = -40 to 85 °C; power supply pins within ±5% of nominal.)
Notes: 23. Digital inputs are designed for CMOS logic levels.
24. Digital outputs are TTL compatible and drive CMOS levels into a CMOS load.
SWITCHING CHARACTERISTICS (T
A = -40 to 85 °C; power supply pins within ±5% of nominal;
Inputs: Logic 0 = 0 V, Logic 1 = DV+.)
Notes: 25. The maximum burst rate of a gapped TCLK input clock is 8.192 MHz. For the gapped clock to be
tolerated by the CS61584A, the jitter attenuator must be switched to the transmit path of the line
interface. The maximum gap size that can be tolerated on TCLK is 28 UIp-p.
26. RCLK duty cycle may be outside the specified limits when the jitter attenuator is in the transmit path
and when the jitter attenuator is employing the overflow/underflow protection mechanism.
27. At max load of 50 pF.
Parameter
Symbol
Min
Max
Unit
High-Level Input Voltage
(Note 23)
VIH
(DV+) - 0.5
-
V
Low-Level Input Voltage
(Note 23)
VIL
-0.5
V
High-Level Output Voltage (Iout = -40 A)
(Note 24)
VOH
(DV+) - 0.3
-
V
Low-Level Output Voltage (Iout = 1.6 mA)
(Note 24)
VOL
-0.3
V
Input Leakage Current (Digital pins except J-TMS and J-TDI)
-
±10
A
Parameter
Symbol
Min
Typ
Max
Unit
T1 Clock/Data
TCLK Frequency
(Note 25)
ftclk
-1.544
-
MHz
TCLK Duty Cycle
tpwh2/tpw2
20
50
80
%
RCLK Duty Cycle
(Note 26)
tpwh1/tpw1
45
50
55
%
Rise Time (All Digital Outputs)
(Note 27)
tr
-
65
ns
Fall Time (All Digital Outputs)
(Note 27)
tf
-
65
ns
RPOS/RNEG (RDATA) to RCLK Rising Setup Time
tsu1
-274
-
ns
RCLK Rising to RPOS/RNEG (RDATA) Hold Time
th1
-274
-
ns
TPOS/TNEG (TDATA) to TCLK Falling Setup Time
tsu2
25
-
ns
TCLK Falling to TPOS/TNEG (TDATA) Hold Time
th2
25
-
ns
E1 Clock/Data
TCLK Frequency
(Note 25)
ftclk
-2.048
-
MHz
TCLK Duty Cycle
tpwh2/tpw2
20
50
80
%
RCLK Duty Cycle
(Note 26)
tpwh1/tpw1
45
50
55
%
Rise Time (All Digital Outputs)
(Note 27)
tr
-
65
ns
Fall Time (All Digital Outputs)
(Note 27)
tf
-
65
ns
RPOS/RNEG (RDATA) to RCLK Rising Setup Time
tsu1
-194
-
ns
RCLK Rising to RPOS/RNEG (RDATA) Hold Time
th1
-194
-
ns
TPOS/TNEG (TDATA) to TCLK Falling Setup Time
tsu2
25
-
ns
TCLK Falling to TPOS/TNEG (TDATA) Hold Time
th2
25
-
ns
CS61584A
8
DS261F1
相關(guān)PDF資料
PDF描述
CS61884-IRZ IC LN INTERF T1/E1/J1 160-LFBGA
CS8130-CS IC IR TRANSCEIVER 2-5V 20-SSOP
CS8190EDWF20G IC TACH/SPEEDO DRVR PREC 20SOICW
CS8191XNF16 IC DRVR AIRCORE TACH/SPEED 16DIP
CS82C5296 IC UART/BRG 5V 16MHZ 28-PLCC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CS61584A-IQ3ZR 功能描述:網(wǎng)絡(luò)控制器與處理器 IC IC 3.3V/5V Dul T1/E1 Line Intrfc Unit RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
CS61584A-IQ5 功能描述:網(wǎng)絡(luò)控制器與處理器 IC IC 3.3V/5V Dual T1/ E1 Line Intrfc Unit RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
CS61584A-IQ5Z 功能描述:網(wǎng)絡(luò)控制器與處理器 IC IC 3.3V/5V Dual T1/ E1 Line Intrfc Unit RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
CS61584A-IQ5ZR 功能描述:網(wǎng)絡(luò)控制器與處理器 IC IC 3.3V/5V Dul T1/E1 Line Intrfc Unit RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
CS61584-IL3 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Line Interface
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*