- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP56367UM (飛思卡爾半導(dǎo)體(中國)有限公司) 24-Bit Audio Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號： | DSP56367UM |
| 廠商： | 飛思卡爾半導(dǎo)體(中國)有限公司 |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | 24-Bit Audio Digital Signal Processor |
| 中文描述： | 24位音頻數(shù)字信號處理器 |
| 文件頁數(shù)： | 68/100頁 |
| 文件大?。?/td> | 1039K |
| 代理商： | DSP56367UM |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當(dāng)前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁
Serial Host Interface (SHI) I
2
C Protocol Timing
DSP56367 Technical Data, Rev. 2.1
3-44
Freescale Semiconductor
3.13.1
Programming the Serial Clock
The programmed serial clock cycle, T
I
HCKR (SHI clock control register).
2
CCP
, is specified by the value of the HDM[7:0] and HRS bits of the
The expression for T
I
2
CCP
is
T
I
2
CCP
where
HRS is the prescaler rate select bit. When HRS is cleared, the fixed divide-by-eight prescaler is
operational. When HRS is set, the prescaler is bypassed.
HDM[7:0] are the divider modulus select bits. A divide ratio from 1 to 256
(HDM[7:0] = $00 to $FF) may be selected.
In I
2
C mode, the user may select a value for the programmed serial clock cycle from
to
The programmed serial clock cycle (T
I
in order to achieve the desired SCL serial clock cycle (T
SCL
), as shown in
Table 3-18
.
Table 3-18 SCL Serial Clock Cycle (T
SCL
) Generated as Master
2
CCP
), SCL rise time (T
R
), and the filters selected should be chosen
EXAMPLE:
For DSP clock frequency of 100 MHz (i.e. T
C
= 10ns), operating in a standard mode I
2
C environment
(F
SCL
= 100 kHz (i.e. T
SCL
= 10
μ
s), T
R
= 1000ns), with wide filters enabled:
T
I
2
CCP
Choosing HRS = 0 gives
Thus the HDM[7:0] value should be programmed to $36 (=54).
The resulting T
I
2
CCP
will be:
Filters bypassed
T
I
T
I
T
I
2
CCP
+ 2.5
×
T
C
+ 45ns +
T
R
Narrow filters enabled
2
CCP
+ 2.5
×
T
C
+ 135ns +
T
R
Wide filters enabled
2
CCP
+ 2.5
×
T
C
+ 223ns +
T
R
T
C
2
×
H
(
DM 7 0
:
]
1
)
7
(
×
1
(
HRS
)
1
)
+
–
×
+
×
[
]
=
6
T
C
if HDM 7 0
:
]
02 and HRS
$
1
=
=
(
)
×
4096
T
C
if HDM 7 0
:
]
FF and HRS
$
0
=
=
(
)
×
10
μ
s
2.5
10ns
×
223ns
1000ns
–
8752ns
=
–
–
=
HDM 7 0
:
]
8752ns
(
)
2
(
10ns
×
8
)
1
53.7
=
–
×
=
T
I
2
CCP
T
I
2
CCP
T
C
2
×
H
(
DM 7 0
:
]
1
)
7
1
(
×
0
)
1
+
–
(
)
×
+
×
[
]
=
10ns
2
×
54
(
1
)
7
(
×
1
(
0
)
1
)
+
–
×
+
×
[
]
=
T
I
2
CCP
10
[
ns
2
×
54
×
8
]
8640ns
=
×
=
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56600 | Implementing Viterbi Decoders Using the VSL Instruction on DSP Families |
| DSP56852E | 16-bit Digital Signal Controllers |
| DSP56852VFE | 16-bit Digital Signal Controllers |
| DSP56853E | 16-bit Digital Signal Controllers |
| DSP56853FG120 | 16-bit Digital Signal Controllers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56371 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device |
| DSP56371AF180 | 制造商:Freescale Semiconductor 功能描述: |
| DSP56371D | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device |
| DSP56371UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:DSP56371UM |
| DSP56374 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device with 3.3 V inputs and outputs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。