- 您現在的位置：買賣IC網 > PDF目錄377001 > DSP5685xUM (飛思卡爾半導體(中國)有限公司) 16-bit Digital Signal Controllers PDF資料下載
參數資料
| 型號： | DSP5685xUM |
| 廠商： | 飛思卡爾半導體(中國)有限公司 |
| 英文描述： | 16-bit Digital Signal Controllers |
| 中文描述： | 16位數字信號控制器 |
| 文件頁數： | 45/60頁 |
| 文件大?。?/td> | 836K |
| 代理商： | DSP5685XUM |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁當前第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
Enhanced Synchronous Serial Interface (ESSI) Timing
56854 Technical Data, Rev. 6
Freescale Semiconductor
45
Delay from SCK high to SC2 (wl) high - Master
5
t
TFSWHM
-1.0
—
1.0
ns
Delay from SC0 high to SC1 (bl) high - Master
5
t
RFSBHM
-1.0
—
1.0
ns
Delay from SC0 high to SC1 (wl) high - Master
5
t
RFSWHM
-1.0
—
1.0
ns
Delay from SCK high to SC2 (bl) low - Master
5
t
TFSBLM
-1.0
—
1.0
ns
Delay from SCK high to SC2 (wl) low - Master
5
t
TFSWLM
-1.0
—
1.0
ns
Delay from SC0 high to SC1 (bl) low - Master
5
t
RFSBLM
-1.0
—
1.0
ns
Delay from SC0 high to SC1 (wl) low - Master
5
t
RFSWLM
-1.0
—
1.0
ns
SCK high to STD enable from high impedance - Master
t
TXEM
-0.1
—
2
ns
SCK high to STD valid - Master
t
TXVM
-0.1
—
2
ns
SCK high to STD not valid - Master
t
TXNVM
-0.1
—
—
ns
SCK high to STD high impedance - Master
t
TXHIM
-4
—
0
ns
SRD Setup time before SC0 low - Master
t
SM
4
—
—
ns
SRD Hold time after SC0 low - Master
t
HM
4
—
—
ns
Synchronous Operation (in addition to standard internal clock parameters)
SRD Setup time before SCK low - Master
t
TSM
4
—
—
ns
SRD Hold time after SCK low - Master
t
THM
4
—
—
ns
1. Master mode is internally generated clocks and frame syncs
2. Max clock frequency is IP_clk/4 = 60MHz / 4 = 15MHz for an 120MHz part.
3. All the timings for the ESSI are given for a non-inverted serial clock polarity (TSCKP=0 in SCR2 and RSCKP=0 in SCSR)
and a non-inverted frame sync (TFSI=0 in SCR2 and RFSI=0 in SCSR). If the polarity of the clock and/or the frame sync
have been inverted, all the timings remain valid by inverting the clock signal SCK/SC0 and/or the frame sync SC2/SC1 in
the tables and in the figures.
4. 50 percent duty cycle
5. bl = bit length; wl = word length
Table 4-11 ESSI Master Mode
1
Switching Characteristics (Continued)
Operating Conditions: V
SS
= V
SSIO
= V
SSA
= 0 V, V
DD
= 1.62-1.98V, V
DDIO
= V
DDA
=
3.0–3.6V, T
A
= –40
°
to +120
°
C, C
L
≤
50pF, f
op
= 120MHz
Parameter
Symbol
Min
Typ
Max
Units
相關PDF資料 |
PDF描述 |
|---|---|
| DSP56854E | 16-bit Digital Signal Controllers |
| DSP56854FG120 | 16-bit Digital Signal Controllers |
| DSP56855BU120 | 16-bit Digital Signal Controllers |
| DSP56855BUE | 16-bit Digital Signal Controllers |
| DSP56855E | 16-bit Digital Signal Controllers |
相關代理商/技術參數 |
參數描述 |
|---|---|
| DSP5685XUMAD | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP5685XUMAD Rev 2.0 Addendum |
| DSP56ADC16D | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog-to-Digital Converter， 16-Bit |
| DSP56ADC16L | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog-to-Digital Converter， 16-Bit |
| DSP56ADC16P | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog-to-Digital Converter， 16-Bit |
| DSP56ADC16S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。