- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371790 > HD49335F (Renesas Technology Corp.) CDS/PGA AND 10-bit A/D TG Converter PDF資料下載
參數(shù)資料
| 型號(hào)： | HD49335F |
| 廠商： | Renesas Technology Corp. |
| 英文描述： | CDS/PGA AND 10-bit A/D TG Converter |
| 中文描述： | 的CDS / PGA和10位A / D轉(zhuǎn)換器熱 |
| 文件頁數(shù)： | 10/30頁 |
| 文件大?。?/td> | 323K |
| 代理商： | HD49335F |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當(dāng)前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁
HD49335F/HF
Rev.1.0, Feb.25.2004, page 10 of 29
Timing Chart
Figure 2 shows the timing chart when CDSIN and ADCIN input modes are used.
0
1
2
9
10
11
N+1
N+2
N+9
N+10
N+11
N
CDS_in
SP1
SP2
ADCLK
D0 to D9
N+2
N+8
N+9
N+10
N+11
N
8
N
9
N
1
ADC_in
ADCLK
D0 to D9
N
N+1
N
N+1
N
9
N
8
N
1
N
N
10
When CDS_in input mode is used
When ADC_in input mode is used
~
Figure 2 Output Timing Chart when CDSIN and ADCIN Input Modes are Used
The ADC output (D0 to D9) is output at the rising edge of the ADCLK in both modes.
Pipe-line delay is ten clock cycles when CDSIN is used and nine when ADCIN is used.
In ADCIN input mode, the input signal is sampled at the rising edge of the ADCLK.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HD49335HF | CDS/PGA AND 10-bit A/D TG Converter |
| HD49338F | CDS/PGA & 12-bit A/D Converter |
| HD49338HF | CDS/PGA & 12-bit A/D Converter |
| HD49351BP | CDS/PGA & 10-bit A/D TG Converter |
| HD49351HBP | CDS/PGA & 10-bit A/D TG Converter |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HD49335HF | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:CDS/PGA AND 10-bit A/D TG Converter |
| HD49335HNP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:CDS/PGA & 10-bit A/D TG Converter |
| HD49335NP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:CDS/PGA & 10-bit A/D TG Converter |
| HD49338F | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:CDS/PGA & 12-bit A/D Converter |
| HD49338HF | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:CDS/PGA & 12-bit A/D Converter |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。