- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370623 > HM5425801B (Hitachi,Ltd.) 256M SSTL_2 interface DDR SDRAM(256M SSTL_2接口 DDR 同步DRAM) PDF資料下載
參數(shù)資料
| 型號： | HM5425801B |
| 廠商： | Hitachi,Ltd. |
| 英文描述： | 256M SSTL_2 interface DDR SDRAM(256M SSTL_2接口 DDR 同步DRAM) |
| 中文描述： | 256M DDR SDRAM的接口SSTL_2（256M SSTL_2接口的DDR同步DRAM）的 |
| 文件頁數(shù)： | 25/62頁 |
| 文件大?。?/td> | 1016K |
| 代理商： | HM5425801B |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁
HM5425161B, HM5425801B, HM5425401B Series
25
Write operation
: The burst length (BL) and the burst type (BT) of the mode register are referred when a
write command is issued. The burst length (BL) determines the length of a sequential data input by the write
command which can be set to 2, 4, or 8. The latency from write command to data input is fixed to 1. The
starting address of the burst read is defined by the column address (AY0 to AY8; the HM5425161B, AY0 to
AY9; the HM5425801B, AY0 to AY9, AY11; the HM5425401B), the bank select address (AX14, AX13)
which are loaded via the A0 to A14 pins in the cycle when the write command is issued. DQS, DQSU/DQSL
should be input as the strobe for the input-data and DM, DMU/DML as well during burst operation. t
WPREH
prior to the first rising edge of the DQS, the DQSU/DQSL should be set to Low and t
WPST
after the last falling
edge of the data strobe can be set to High-Z. The leading low period of DQS is referred as write preamble.
The last low period of DQS is referred as wrtie postamble.
Write Operation
in1
in0
in1
in2
in3
in0
in1
in2
in3
in4
in5
in6
in7
CLK
CLK
Address
DQS*
Din
BL = 2
BL = 4
BL = 8
Command
BL: Burst length
t1
t0
t2
t3
t3.5
t4
t5
t6
t7
t8
t
RCD
t
WPST
DQS*:DQS,DQSU/DQSL
in0
ACTV
NOP
NOP
NOP
WRITE
t
WPREH
t
WPRES
#
!
"
#
Row
Column
相關PDF資料 |
PDF描述 |
|---|---|
| HM6116LP-2 | 2048-word X 8bit High Speed CMOS Static RAM |
| HM6116LP-3 | 2048-word X 8bit High Speed CMOS Static RAM |
| HM6116LP-4 | 2048-word X 8bit High Speed CMOS Static RAM |
| HM6116LFP-2 | 2048-word X 8bit High Speed CMOS Static RAM |
| HM6116LFP-3 | 2048-word X 8bit High Speed CMOS Static RAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| HM5425801BTT-10 | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M SSTL_2 interface DDR SDRAM 143 MHz/133 MHz/125 MHz/100 MHz 4-Mword 】 16-bit 】 4-bank/8-Mword 】 8-bit 】 4-bank/ 16-Mword 】 4-bit 】 4-bank |
| HM5425801BTT-75A | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M SSTL_2 interface DDR SDRAM 143 MHz/133 MHz/125 MHz/100 MHz 4-Mword 】 16-bit 】 4-bank/8-Mword 】 8-bit 】 4-bank/ 16-Mword 】 4-bit 】 4-bank |
| HM5425801BTT-75B | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M SSTL_2 interface DDR SDRAM 143 MHz/133 MHz/125 MHz/100 MHz 4-Mword 】 16-bit 】 4-bank/8-Mword 】 8-bit 】 4-bank/ 16-Mword 】 4-bit 】 4-bank |
| HM5444R42HLF | 制造商:BITECH 制造商全稱:Bi technologies 功能描述:High Current Toroidal Inductors |
| HM54-44R42HLF | 功能描述:HIGH CURRENT TOROIDAL INDUCTORS RoHS:是 類別:電感器，線圈，扼流圈 >> 固定式 系列:HM54 標準包裝:500 系列:1331 電感:1.2µH 電流:247mA 電流 - 飽和:247mA 電流 - 溫升:- 類型:鐵芯體 容差:±10% 屏蔽:屏蔽 DC 電阻(DCR):最大 730 毫歐 Q因子@頻率:40 @ 7.9MHz 頻率 - 自諧振:130MHz 材料 - 芯體:鐵 封裝/外殼:0.312" L x 0.115" W x 0.135" H（7.94mm x 2.92mm x 3.43mm） 安裝類型:表面貼裝 包裝:帶卷 (TR) 工作溫度:-55°C ~ 105°C 頻率 - 測試:7.9MHz |
發(fā)布緊急采購，3分鐘左右您將得到回復。