- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11568 > IDT82V2108BB (IDT, Integrated Device Technology Inc)IC FRAMER T1/J1/E1 8CH 144-BGA PDF資料下載
參數(shù)資料
| 型號： | IDT82V2108BB |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 24/292頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FRAMER T1/J1/E1 8CH 144-BGA |
| 標(biāo)準(zhǔn)包裝： | 10 |
| 控制器類型： | T1/E1/J1 調(diào)幀器 |
| 接口： | 并聯(lián) |
| 電源電壓： | 2.97 V ~ 3.63 V |
| 電流 - 電源： | 160mA |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 144-BGA |
| 供應(yīng)商設(shè)備封裝： | 144-PBGA（13x13） |
| 包裝： | 托盤 |
| 其它名稱： | 82V2108BB |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁
IDT82V2108
T1 / E1 / J1 OCTAL FRAMER
Description
2
March 5, 2009
DESCRIPTION
The IDT82V2108 is a flexible feature-rich octal T1/E1/J1 Framer.
Controlled by software, the IDT82V2108 can be globally configured as
an Octal E1 or T1/J1 Framer. When E1 or T1/J1 has been set globally,
the operation mode of each of the eight framers can be configured inde-
pendently. The configuration is performed through a parallel Multiplexed/
Non-Multiplexed microprocessor interface.
The IDT82V2108 realizes frame synchronization, frame generation,
signaling extraction and insertion, alarm and test signals generation and
detection in a single chip. It also integrates up to three HDLC receivers
and HDLC transmitters for each of the eight framers.
In E1 Mode, the receive path of each framer can be configured to
be Basic Frame, CRC Multi-Frame and Signaling Multi-Frame. The
framing can also be bypassed (unframed mode). It detects and indicates
the event of out of Basic Frame Synchronization, out of CRC Multi-
Frame and out of Signaling Multi-Frame. It also detects and indicates
the Remote Alarm Indication signal and the Remote Signaling Multi-
Frame Alarm Indication signal. The Red and AIS alarms are monitored.
Basic Frame Alignment Signal errors, Far End Block Errors (FEBE) and
CRC errors are counted. Up to three HDLC links are provided to extract
the HDLC message on TS16, the Sa National bits and/or any arbitrary
time slot. An Elastic Store Buffer that optionally supports slip buffering
and adaptation to backplane timing is provided. In E1 receive path, sig-
naling debounce, signaling freezing, idle code substitution, digital milli-
watt code insertion, trunk conditioning, data inversion and pattern
generation or detection are also supported on a per-timeslot basis.
In E1 mode, the transmit path of each framer can be configured to
generate Basic Frame, CRC Multi-Frame and Signaling Multi-Frame.
The framing can also be disabled (unframed mode). It can also transmit
Remote Alarm Indication signal, Remote Signaling Multi-Frame Alarm
Indication signal, AIS signal and FEBE. Up to three HDLC links are pro-
vided to insert the HDLC message on TS16, the Sa National bits and/or
any arbitrary time slot. The signaling insertion, idle code substitution,
data insertion, data inversion and test pattern generation or detection
are also supported on a per-timeslot basis.
In E1 mode, any four of the eight framers can be multiplexed or de-
multiplexed to or from one of the two 8.192M bit/s buses.
In T1/J1 mode, the receive path of each framer can be configured
to be in Super Frame (SF) or Extended Super Frame (ESF) formats.
The framing can also be bypassed (unframed mode). It detects and indi-
cates the out of SF/ESF synchronization event, the Yellow, Red and AIS
alarms. It also detects the presence of inband loopback codes, bit ori-
ented message. Frame Alignment Signal errors, CRC-6 errors, out of
SF/ESF events and Frame Alignment position changes are counted. Up
to two HDLC links are provides to extract the HDLC message on the F-
bit or any arbitrary channels in ESF format. An Elastic Store Buffer that
optionally supports controlled slip and adaptation to backplane timing is
provided. In T1/J1 receive path, signaling debounce, signaling freezing,
idle code substitution, digital milliwatt code insertion, idle code insertion,
data inversion and pattern generation or detection are also supported on
a per-channel basis.
In T1/J1 mode, the transmit path of each framer can be configured
to generate SF or ESF. The framing can also be disabled (unframed
mode). It can also transmit Yellow signal and AIS signal. Inband loop-
back codes and bit oriented message can also be transmitted. Up to two
HDLC links are provided to insert the HDLC message on the F-bit or any
arbitrary channels in ESF format. The signaling insertion, idle code sub-
stitution, data insertion, data inversion and test pattern generation or
detection are also supported on a per-channel basis.
In T1/J1 mode, the data stream of 1.544M bit/s can be converted
to/from the data stream of 2.048M bit/s on the system side by software
configuration. In addition, any four of the eight framers can be multi-
plexed or de-multiplexed to or from one of the two 8.192M bit/s buses.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PIC16LF1936T-I/MV | IC MCU 8BIT 14KB FLASH 28UQFN |
| VI-25K-IX-S | CONVERTER MOD DC/DC 40V 75W |
| IDT82V2108PXG | IC FRAMER T1/J1/E1 8CH 128-PQFP |
| VI-254-IX-S | CONVERTER MOD DC/DC 48V 75W |
| IDT82V2108PX | IC FRAMER T1/J1/E1 8CH 128-PQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT82V2108BBG | 功能描述:IC FRAMER T1/J1/E1 8CH 144-BGA RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| IDT82V2108PX | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:否 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| IDT82V2108PX8 | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:否 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| IDT82V2108PXG | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| IDT82V2108PXG8 | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。