- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377893 > MB86290A (Fujitsu Limited) Graphics Controller Hardware Specifications PDF資料下載
參數(shù)資料
| 型號： | MB86290A |
| 廠商： | Fujitsu Limited |
| 英文描述： | Graphics Controller Hardware Specifications |
| 中文描述： | 圖形控制器硬件規(guī)格 |
| 文件頁數(shù)： | 94/184頁 |
| 文件大小： | 2659K |
| 代理商： | MB86290A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁當(dāng)前第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁
94
7.1.1 Host Interface Registers
DTC (DMA Transfer Count)
Register address
HostBaseAddress + 00h
Bit #
Bit field name
R/W
Default
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10
9
8
7
6
5
4
3
2
1
0
Reserved
DTC
R0
RW
0
Don
’
t care
DTCR is a 32-bit wide register to set the DMA data transfer count to either
one long-word (32 bits) or eight long-word (32 bytes) units. This register is
read/ write enabled. When 1h is set, one data unit is transferred by DMA.
However, when 0h is set, it indicates the maximum transfer data count and
16M (16,777,216) data units are transferred. After DMA transfer is started,
the register value cannot be overwritten until DMA transfer is completed.
Note: In the V832 mode, no setting is required for this register.
DSU (DMA Set Up)
Register address
HostBaseAddress + 04h
Bit #
Bit field name
R/W
Default
7
6
5
4
3
2
1
0
Reserved
DAM
DBM
DW
R0
RW
RW
RW
0
0
0
0
Bit0
DW(DMA Word)
Sets DMA transfer unit
0
1 long words (32 bytes) per DMA transaction
1
DBM (DMA Bus request Mode)
Selects DREQ mode used when performing DMA transfer in dual-address mode
0
DREQ is irrelevant to the cycle steal mode or burst mode, and is not negated during DMA transfer.
1
DREQ is irrelevant to the cycle steal mode or burst mode, and is negated when the MB86290A cannot
receive data (that is, when Ready cannot be returned immediately). When the MB86290A is ready to
receive data, DREQ is reasserted (When DMA transfer is performed in the single-address mode,
DREQ is controlled automatically).
8 long word (32 bits) per DMA transaction (only SH4)
Bit1
Bit2
DAM(DMA Address Mode)
Sets DMA addressing mode
0
Dual address mode
1
Single address mode (SH4 only)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MB86291A | Graphics Display Controller |
| MB86291APFVS | Graphics Display Controller |
| MB86292 | Graphics Display Controller |
| MB86292PFFS-G-BND | Graphics Display Controller |
| MB86293 | Grraphiics Conttrrollllerr Speciiffiicattiions |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MB86290APVSR-G-BNDE1 | 制造商:FUJITSU 功能描述: |
| MB86291A | 制造商:Fujitsu 功能描述: |
| MB86291APFVS | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:Graphics Display Controller |
| MB86291APFVS-G-BND-DLE1 | 制造商:FUJITSU 功能描述:CONTROLLER GRAPHDISPLAY QFP208 |
| MB86291APFVSGBNDL | 制造商:Fujitsu 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。