- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377893 > MB86290A (Fujitsu Limited) Graphics Controller Hardware Specifications PDF資料下載
參數(shù)資料
| 型號： | MB86290A |
| 廠商： | Fujitsu Limited |
| 英文描述： | Graphics Controller Hardware Specifications |
| 中文描述： | 圖形控制器硬件規(guī)格 |
| 文件頁數(shù)： | 98/184頁 |
| 文件大?。?/td> | 2659K |
| 代理商： | MB86290A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁當前第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁
98
LCO (displayList Count)
Register address
HostBaseAddress + 44h
Bit #
Bit field name
R/W
Default
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10
9
8
7
6
5
4
3
2
1
0
Reserved
LCO
R0
RW
0
Don
’
t care
This register sets the DisplayList. transfer word count. When 1 is set, 1-word
data is transferred. When 0 is set, it is considered to be the maximum
number and 16M (16,777,216) words of data are transferred. The contents
set at this register do not change until another value is set.
LREQ (displayList transfer REQuest)
Register address
HostBaseAddress + 48h
Bit #
Bit field name
R/W
Default
7
6
5
4
3
2
1
0
Reserved
LREQ
R0
RW1
0
0
This register triggers DisplayList transfer from the Graphics Memory.
Transfer is started by setting LREQ to 1. DisplayList. The DisplayList is
transferred from the Graphics Memory to the internal display list FIFO.
Access to the display list FIFO by the CPU or DMA is prohibited while this
transfer is in progress.
7.1.2 Graphics Memory Interface Registers
MMR (Memory I/F Mode Register)
Register address
HostBaseAddress + FFFCh
Bit #
Bit field name
R/W
Default
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10
9
8
7
6
5
4
3
2
1
0
Reserve
TRRD
TRC
TRP
TRAS
TRCD
LOWD
RTS
RAW
ASW
CL
W0
RX
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
00
Don
’
t care
11
1001
11
110
11
10
0111
10
1
011
This register controls the graphics memory interface mode setting. An
appropriate value must be set at this register after reset (even if the default
value is used). This register is not initialized by a software reset.
Bits 2-0
CL (CAS Latency)
Set CAS latency cycles. Set same value at mode register of SDRAM.
011
CL3
010
CL2
Others
Prohibited
相關PDF資料 |
PDF描述 |
|---|---|
| MB86291A | Graphics Display Controller |
| MB86291APFVS | Graphics Display Controller |
| MB86292 | Graphics Display Controller |
| MB86292PFFS-G-BND | Graphics Display Controller |
| MB86293 | Grraphiics Conttrrollllerr Speciiffiicattiions |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MB86290APVSR-G-BNDE1 | 制造商:FUJITSU 功能描述: |
| MB86291A | 制造商:Fujitsu 功能描述: |
| MB86291APFVS | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:Graphics Display Controller |
| MB86291APFVS-G-BND-DLE1 | 制造商:FUJITSU 功能描述:CONTROLLER GRAPHDISPLAY QFP208 |
| MB86291APFVSGBNDL | 制造商:Fujitsu 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。