- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359159 > MDS212CG (ZARLINK SEMICONDUCTOR INC) 12-Port 10/100Mbps Ethernet Switch PDF資料下載
參數(shù)資料
| 型號(hào)： | MDS212CG |
| 廠商： | ZARLINK SEMICONDUCTOR INC |
| 元件分類： | 網(wǎng)絡(luò)接口 |
| 英文描述： | 12-Port 10/100Mbps Ethernet Switch |
| 中文描述： | DATACOM, LAN SWITCHING CIRCUIT, PBGA456 |
| 封裝： | 35 X 35 MM, 2.33 MM HEIGHT, MS-034, HSBGA-456 |
| 文件頁(yè)數(shù)： | 70/111頁(yè) |
| 文件大小： | 1609K |
| 代理商： | MDS212CG |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)當(dāng)前第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)
MDS212
Data Sheet
70
Zarlink Semiconductor Inc.
18.2.1.5 DCR3 - Interfaces Status Register
Access:
Address:
Zero-Wait-State,
h7CC
Direct Access, Read only
Bit [3:0]
Reserved
Bit [7:4]
Mem_Stat
Buffer Memory Interface Status
Bit [4]
BB
Buffer Memory Busy, CPU interface is busy accessing Memory
Bit [5]
RE
Read FIFO Empty, the FIFO that CPU interface reads is empty
Bit [6]
WE
Write FIFO Empty, the FIFO that CPU writes is empty
Bit [7]
Res.
Reserved
Bit [11:8]
Que_Stat
Queue Manager Interface Status
Bit [8]
IQ_Rdy
CPU Input Queue is ready for CPU to write into queue
Bit [9]
IQ_Full
CPU Input Queue is full
Bit [31:12] Reserved
18.2.1.6 MEMP - Memory Packed Register
Access:
Address:
Non-Zero-Wait-State,
h7DC
Direct Access, Write/Read
Bit [7:0]
RCL
Read Cycle Limit (Unit is system Clock).
Threshold of reads cycle time.
Write Cycle Limit (Unit is system Clock).
Threshold of writes cycle time.
Not Packed
NP=0 Enable the feature of
memory read/write packed.
Default=16
Bit [15:8]
WCL
Default=16
Default=0
Bit [16]
NP
NP=1 Disable, memory
access will be a pure
round-robin scheme.
Bit [31:17] Reserved
Bit [30]
PSD
Master Device Enable
(Read only bit)
Default=1
1 =Primary
0 = Secondary
Bit [31]
MRDY
Option of merge the RDY and B_RDY as one pin
(Read only bit)
Default=1
0 = merged pin
1 = separated pins
31
25
24
21
20
16
15
12
11
8
7
4
3
2
0
1
Que_Stat
Mem_Stat
31
30
17
16
15
8
7
5
0
NP
WCL
RCL
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MDS213 | 12-Port 10/100Mbps + 1Gbps Ethernet Switch |
| MDS213CG | 12-Port 10/100Mbps + 1Gbps Ethernet Switch |
| MDS220 | Analog IC |
| MDS221 | Analog IC |
| MDS223 | Analog IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MDS213 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:12-Port 10/100Mbps + 1Gbps Ethernet Switch |
| MDS213CG | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:12-Port 10/100Mbps + 1Gbps Ethernet Switch |
| MDS217 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC |
| MDS-21E09 | 制造商:ITT Interconnect Solutions 功能描述:BACKSHELL - Bulk |
| MDS21P-6AA-000 | 制造商:Amphenol Corporation 功能描述:MICRO D/18in WIRE 26AWG 7 STRD THRU HOLE |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。