參數(shù)資料
型號: MT90503
廠商: Zarlink Semiconductor Inc.
英文描述: 2048VC AAL1 SAR
中文描述: 2048VC AAL1特區(qū)
文件頁數(shù): 34/233頁
文件大?。?/td> 1341K
代理商: MT90503
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當前第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁
MT90503
Data Sheet
34
Zarlink Semiconductor Inc.
Figure 5 - PLL Pin Connections
4.0 Functional Description
1
4.1 CPU Interface
The MT90503 CPU module provides an interface permitting programmability from an external microprocessor. The
CPU module permits read/write access from MT90503: internal registers, internal and external memories.
The CPU interface comprises of:
Direct Access Select (DAS) as the MSB bit concatenated with a 15-bit address bus
16-bit data bus
2 interrupt signals
associated control signals
little endian format, unless otherwise specified
The CPU interface can be configured to operate with either Intel or Motorola CPUs. The MT90503 supports both
8-bit or 16-bit data bus and multiplexed or non-multiplexed address/data pins. If the CPU is operating in 15-bit byte
mode addressing with the LSB of its address bus as a byte field, then the inmo_a [14:0] pins of the MT90503 can
be connected to the a[15:1] pins of the CPU. If both the MT90503 and the CPU are in 15-bit word mode addressing,
then the inmo_a[14:0] pins should be connected to the a[14:0] pins of the CPU.
A reduced set of registers ‘CPU Interface Registers’ (0000h to 000Ah) are employed to optimize access time and to
permit the CPU to execute indirect read/write accesses via these registers. The CPU also engages these registers
to perform direct read/write accesses. The MT90503 and CPU timing relationship is described in section 9.1 on
page 211.
The CPU Control Register (0100h) provides a software reset capability that allows the CPU to reset the MT90503
except for the CPU interface. The CPU interface can only be reset by a hardware reset.
1. This product incorporates technology licensed from Melita International Corporation.
pllvdd_0
pllvss_0
pllvdd_1
pllvss_1
pllp2
pllagn
100pF
0.001uF
10uF
VDD
100pF
0.001uF
10uF
VDD
301 ohm (1%)
0.01uF (5%)
相關(guān)PDF資料
PDF描述
MT90503AG CLIP, STRAIN RELIEF, 50WAY; For use with:820 Series Tripolarized Wiremount Sockets; Ways, No. of:50; Material:Metal; Connector type:Strain Relief RoHS Compliant: Yes
MT90520 8-Port Primary Rate Circuit Emulation AAL1 SAR
MT90520AG 8-Port Primary Rate Circuit Emulation AAL1 SAR
MT9072 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT9072AB Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MT90503AG 制造商:Microsemi Corporation 功能描述:
MT90520 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:8-Port Primary Rate Circuit Emulation AAL1 SAR
MT90520AG 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays
MT90520AG2 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays
MT90528 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR