- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369939 > P32P4910 (NXP Semiconductors N.V.) PRML Read Channel with PR4, 8/9 ENDEC, 4-Burst Servo PDF資料下載
參數(shù)資料
| 型號： | P32P4910 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | PRML Read Channel with PR4, 8/9 ENDEC, 4-Burst Servo |
| 中文描述： | PRML讀取通道與PR4，8 / 9 ENDEC，4突發(fā)伺服 |
| 文件頁數(shù)： | 111/196頁 |
| 文件大?。?/td> | 1056K |
| 代理商： | P32P4910 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁當前第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁
16-Bit Timers
Registers
MC68HC(7)05H12
—
Rev. 1.0
General Release Specification
MOTOROLA
16-Bit Timers
109
L
G
R
IEDG1 — Capture on Negative/Positive Edge
1 = Capture on positive edge
0 = Capture on negative edge
An interrupt can also accompany a capture provided the corresponding
interrupt enable bit, ICI1E is set.
The result obtained by an input capture will be one more than the value
of the free-running counter on the rising edge of the internal bus clock
preceding the external transition. This delay is required for internal
synchronization. Resolution is one count of the free-running counter,
which is four internal bus clock cycles.
The free-running counter contents are transferred to the input capture
register on each proper signal transition regardless of whether the input
capture flag (IC1F) is set or clear. The input capture register always
contains the free-running counter value that corresponds to the most
recent input capture.
After a read of the input capture register most significant byte ($20), the
counter transfer is inhibited until the least significant byte ($21) is also
read. This characteristic causes the time used in the input capture
software routine and its interaction with the main program to determine
the minimum pulse period.
A read of the input capture register LSB ($21) does not inhibit the free-
running counter transfer since they occur on opposite edges of the
internal bus clock.
9.3.7 Input Capture Register 2
Two 8-bit registers, which make up the 16-bit input capture register 2,
are read-only and are used to latch the value of the free-running counter
after the corresponding input capture edge detector senses a defined
transition on the TCAP2 pin. The level transition which triggers the
counter transfer is defined by the corresponding input edge bit (IEDG2).
Reset does not affect the contents of the input capture register.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| P32P4910A | PRML Read Channel with PR4, 8/9 ENDEC, 4-Burst Servo |
| P32P4911A | PRML Read Channel with PR4, 8/9 ENDEC, FWR Servo |
| P3500SA | SIDACtor Device |
| P3500S | SIDACtor Device |
| P3500SCMC | solid state crowbar devices |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| P32P4910A | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:PRML Read Channel with PR4, 8/9 ENDEC, 4-Burst Servo |
| P32P4910B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Disk Read Data Processor |
| P32P4911A | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:PRML Read Channel with PR4, 8/9 ENDEC, FWR Servo |
| P32P4F-F | 制造商:TE Connectivity 功能描述: |
| P32RIGIDT | 制造商:Brady Corporation 功能描述:SIGN NO UNAUTHORISED PERSONS 250X200 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。