- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378056 > PM73487-PI (PMC-SIERRA INC) 622 Mbps ATM Traffic Management Device PDF資料下載
參數(shù)資料
| 型號： | PM73487-PI |
| 廠商： | PMC-SIERRA INC |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | 622 Mbps ATM Traffic Management Device |
| 中文描述： | ATM/SONET/SDH SUPPORT CIRCUIT, PBGA503 |
| 封裝： | EPBGA-503 |
| 文件頁數(shù)： | 78/251頁 |
| 文件大?。?/td> | 3126K |
| 代理商： | PM73487-PI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁當(dāng)前第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁
PM73487 QRT
PMC-Sierra, Inc.
PMC-980618
Issue 3
622 Mbps ATMTraffic Management Device
Released
Datasheet
66
4.3.4
CH_RAM Interface Signals
Table 11. CH_ RAM Interface Signals (58 Pins)
Signal Name
Ball
Type
Drive/
Input Level
Slew
Rate
Description
CH_RAM_ADD(17:0)
R5, R3, R4, N1, N2, N3,
M2, N4, P3, K2, L2, P4,
M4, M3, M5, P5, N5, H2
Out
5 ma
Mod
CH_ RAM Address Bits 17 to 0
are part of the 18-bit SRAM
address bus.
CH_RAM_DATA(31:0)
AB5, AC3, AB2, AC2,
AA4, AB3, AB4, Y5, Y3,
AA5, Y4, Y2, AA3, AA2,
W3, V5, U5, W4, V3, U4,
W2, V2, V4, U3, U2, T2,
U1, R2, T3, T4, T5, P2
Bidir
5 ma/CMOS
Mod
CH_RAM Data Bits 31 to 0
are
part of the 32-bit SRAM data
bus.
CH_RAM_PARITY0
W5
Bidir
5 ma/CMOS
Mod
Odd parity bit for
CH_RAM_DATA(15:0).
CH_RAM_PARITY1
AD3
Bidir
5 ma/CMOS
Mod
Odd parity bit for
CH_RAM_DATA(31:16).
CH_RAM_CLK
K3
Out
8 ma
Fast
CH_RAM Clock
provides the
clock to the CH_RAM.This
signal should be terminated
with a series resistor before
connecting to the RAM mod-
ules
CH_RAM_ADD17N
K5
Out
5 ma
Mod
CH_RAM Not Address Bit 17
reverses bit 17 of
CH_RAM_ADD(17:0).
/CH_RAM_OE
J2
Out
8 ma
Fast
CH_RAM Output Enable
is an
active low signal that enables
the SRAM to drive the
CH_RAM_DATA(31:0),
CH_RAM_PARITY0, and
CH_RAM_PARITY1.This
signal should be terminated
with a series resistor before
connecting to the RAM mod-
ules
/CH_RAM_WE0
J3
Out
5 ma
Mod
CH_RAM Write Enable 0
is an
active low signal that strobes
CH_RAM_DATA(15:0) and
CH_RAM_PARITY0 into an
external SRAM.
/CH_RAM_WE1
L3
Out
5 ma
Mod
CH_RAM Write Enable 1
is an
active low signal that strobes
CH_RAM_DATA(31:16) and
CH_RAM_PARITY1 into an
external SRAM.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PM73487 | 622 Mbps ATM Traffic Management Device |
| PM73488-PI | 5 Gbit/s ATM Switch Fabric Element |
| PM73488 | 5 Gbit/s ATM Switch Fabric Element |
| PM7349 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM7350 | Dual Serial Link, PHY Multiplexer |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PM73488 | 制造商:PMC 制造商全稱:PMC 功能描述:5 Gbit/s ATM Switch Fabric Element |
| PM73488PI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| PM73488-PI | 制造商:Rochester Electronics LLC 功能描述: 制造商:PMC-Sierra 功能描述: |
| PM7349 | 制造商:PMC 制造商全稱:PMC 功能描述:Quad J2, E3 and DS-3 Framer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。