- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378056 > PM73487-PI (PMC-SIERRA INC) 622 Mbps ATM Traffic Management Device PDF資料下載
參數(shù)資料
| 型號(hào)： | PM73487-PI |
| 廠商： | PMC-SIERRA INC |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | 622 Mbps ATM Traffic Management Device |
| 中文描述： | ATM/SONET/SDH SUPPORT CIRCUIT, PBGA503 |
| 封裝： | EPBGA-503 |
| 文件頁(yè)數(shù)： | 81/251頁(yè) |
| 文件大?。?/td> | 3126K |
| 代理商： | PM73487-PI |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)當(dāng)前第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)
PM73487 QRT
PMC-Sierra, Inc.
PMC-980618
Issue 3
622 Mbps ATMTraffic Management Device
Released
Datasheet
69
4.3.7
Receive Cell Buffer DRAMs
Table 14. Receive Cell Buffer RAM Interface Signals (49 Pins)
NOTE: DQM (I/O mask enables) pins to the SGRAM need to be tied to logic 0.
Signal Name
Ball
Type
Drive/
Input Level
Slew
Rate
Description
RX_DRAM_ADD(8:0)
J26, F28, K25, G28,
H26, J27, K26, J25,
K28
Out
5 ma
Mod
RX DRAM Address Bits 8 to 0
are
part of the 9-bit SRAM address bus.
Note that TX_DRAM_ADD(8)
must be connected to the AutoPre-
charge pin.If DRAM_TYPE = 1
(refer to
“RX_DRAM_TYPE” on
page 104
) then connect
RX_DRAM_ADD(8) to the DRAM
autoprecharge pin, which should be
bit 10 of the DRAM address bus
RX_DRAM_DATA(31:0)
B23, E21, D22, B24,
B25, C23, E22, C24,
D23, B26, C25, D24,
B27, E24, C26, E23,
D25, C27, G25, B28,
E26, C28, E27, D27,
D28, F25, E28, G26,
F26, F29, F27, G27
Bidir
5 ma/CMOS
Mod
Receive DRAM Data Bits 31 to 0
are part of the 32-bit SRAM data
bus.
RX_DRAM_CLK
J28
Out
8 ma
Fast
Receive DRAM Clock
provides the
clock to the SDRAM.This signal
should be terminated with a series
resistor before connecting to the
RAM modules
DRAM_CKE
L25
Out
5 ma
Mod
DRAM Clock Enable
provides a
clock enable signal for RX_DRAM
and TX_DRAM
/RX_DRAM_CS(1:0)
H25, H28
Out
5 ma
Mod
Receive DRAM Chip Select Bits 1 to
0
enable the SDRAMs. If
DRAM_TYPE = 1 (refer to
“RX_DRAM_TYPE” on page 104
),
these are RX_DRAM_ADD(9:8).
RX_DRAM_BA
N25
Out
5 ma
Mod
Receive DRAM Bank Address
defines the bank to which the opera-
tion is addressed.
/RX_DRAM_RAS
K27
Out
5 ma
Mod
Receive DRAM Row Address Strobe
is an active low signal that writes in
the row address.
/RX_DRAM_CAS
M25
Out
5 ma
Mod
Receive DRAM Column Address
Strobe
is an active low signal that
writes in the column address.
/RX_DRAM_WE
H27
Out
5 ma
Mod
Receive DRAM Write Enable
is an
active low signal that enables a
write into the synchronous DRAM.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PM73487 | 622 Mbps ATM Traffic Management Device |
| PM73488-PI | 5 Gbit/s ATM Switch Fabric Element |
| PM73488 | 5 Gbit/s ATM Switch Fabric Element |
| PM7349 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM7350 | Dual Serial Link, PHY Multiplexer |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PM73488 | 制造商:PMC 制造商全稱:PMC 功能描述:5 Gbit/s ATM Switch Fabric Element |
| PM73488PI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| PM73488-PI | 制造商:Rochester Electronics LLC 功能描述: 制造商:PMC-Sierra 功能描述: |
| PM7349 | 制造商:PMC 制造商全稱:PMC 功能描述:Quad J2, E3 and DS-3 Framer |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。