- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378056 > PM7366-BI (PMC-SIERRA INC) TVS BI-DIR 30V 1500W DO-201 PDF資料下載
參數(shù)資料
| 型號： | PM7366-BI |
| 廠商： | PMC-SIERRA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | TVS BI-DIR 30V 1500W DO-201 |
| 中文描述： | 8 CHANNEL(S), 64K bps, SERIAL COMM CONTROLLER, PBGA256 |
| 封裝： | 27 X 27 MM, 1.45 MM HEIGHT, SBGA-256 |
| 文件頁數(shù)： | 76/286頁 |
| 文件大小： | 2243K |
| 代理商： | PM7366-BI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁當前第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁
RELEASED
DATA SHEET
PM7366 FREEDM-8
ISSUE 4
PMC-1970930
FRAME ENGINE AND DATA LINK MANAGER
PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA,INC., AND FOR ITS CUSTOMERS’ INTERNAL USE
63
Field
Description
A
Indicates if this channel is active (i.e. provisioned). If the channel
is active, the A bit is set to logic 1. If the channel is inactive, the A
bit is set to logic 0.
D
Indicates whether the linked list of packets for this channel is
empty or not. If the D bit is set to logic 1, the list is not empty and
the current TD pointer field is valid (i.e., it points to a valid TD). If
the D bit is set to logic 0, the list is empty and the current TD
pointer field is invalid.
Current TD Pointer [13:0]
Offset to the TD currently being read.
Bytes To Tx[15:0]
The Bytes to Tx[15:0] bits are used to indicate the total number of
bytes that remain to be read in the current buffer. Each access to
the data buffer decrements this value. A value of zero in this field
indicates the buffer has been completely read.
ABRT
A copy of the ABRT bit in the TD currently being read.
IOC
A copy of the IOC bit in the TD currently being read.
PiP
The Packet Transfer in Progress bit indicates that a packet is
currently being transmitted on this channel at this priority level.
NA
Indicates that a ‘null abort’ is to be sent to the downstream block
when it next requests data on this channel. The NA bit is set if a
mal-formed TD is encountered while searching down a host chain.
U
Indicates that a underflow has occurred on this channel. This bit is
set in response to an underflow indication for the downstream
THDL block and is cleared when a TDR is written to the TDR Free
Queue (or to the free queue cache).
Host TD Pointer [13:0]
A copy of the Host Next TD Pointer field of the TD currently being
read, i.e. a pointer to the next TD in the chain currently being read.
(See Figure 14)
DMA Current
Address[31:0]
The DMA Current Address [31:0] bits hold the address of the next
dword in the current buffer. This field is incremented on each
access to the buffer.
V
Indicates if the linked list of packets for this channel contains more
than one host-linked chain (See Figure 14). If the V bit is set to
logic 1, the list contains more than one chain and the next and last
TD pointer fields are valid. If the V bit is set to logic 0, the list is
either empty or contains only one host-linked chain and the next
and last TD pointer fields are invalid.
Next TD Pointer [13:0]
Offset to the head of the next host-linked chain of TDs to be read.
(See Figure 14)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PM7366-PI | FRAME ENGINE AND DATA LINK MANAGER |
| PM7367-PI | DIODE 1N4002 RECTIFYING |
| PM7367 | 32 link, 32 Channel Data Link Manager with PCI Interface |
| PM7375 | ATM SAR and PHY Processor for PCI Bus |
| PM7375-SC | LOCAL ATM SAR & PHYSICAL LAYER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PM7366-PI | 制造商:PMC-Sierra 功能描述: |
| PM7367 | 制造商:PMC 制造商全稱:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER |
| PM7367-PI | 制造商:PMC 制造商全稱:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER |
| PM-737 | 制造商:Eclipse Tools 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。