- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98076 > SAH-C515A-4R (INFINEON TECHNOLOGIES AG) 8-BIT, MROM, 24 MHz, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號(hào)： | SAH-C515A-4R |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 24 MHz, MICROCONTROLLER, PQFP80 |
| 封裝： | METRIC, PLASTIC, QFP-80 |
| 文件頁數(shù)： | 125/182頁 |
| 文件大?。?/td> | 1917K |
| 代理商： | SAH-C515A-4R |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁當(dāng)前第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁
Semiconductor Group
5-5
1997-08-01
Reset / System Clock
C515A
5.3
Hardware Reset Timing
This section describes the timing of the hardware reset signal.
The input pin RESET is sampled once during each machine cycle. This happens in state 5 phase
2. Thus, the external reset signal is synchronized to the internal CPU timing. When the reset is
found active (low level) the internal reset procedure is started. It needs two complete machine
cycles to put the complete device to its correct reset state, i.e. all special function registers contain
their default values, the port latches contain 1's etc. Note that this reset procedure is also performed
if there is no clock available at the device. (This is done by the oscillator watchdog, which provides
an auxiliary clock for performing a perfect reset without clock at the XTAL1 and XTAL2 pins). The
RESET signal must be active for at least two machine cycles; after this time the C515A remains in
its reset state as long as the signal is active. When the signal goes inactive this transition is
recognized in the following state 5 phase 2 of the machine cycle. Then the processor starts its
address output (when configured for external ROM) in the following state 5 phase 1. One phase
later (state 5 phase 2) the first falling edge at pin ALE occurs.
Figure 5-8 shows this timing for a configuration with EA = 0 (external program memory). Thus,
between the release of the RESET signal and the first falling edge at ALE there is a time period of
at least one machine cycle but less than two machine cycles.
Figure 5-8
CPU Timing after Reset
MCT01879
S4
S5
S6
S1
S2
S3
S4
S5
S6
S1
S2
S3
S4
S5
S6
S1
S2
P1 P2
PCL
OUT
PCL
OUT
PCH
OUT
PCH
OUT
One Machine Cycle
RESET
P0
P2
ALE
IN
Inst.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SAH-C515C-LM | 8-BIT, 10 MHz, MICROCONTROLLER, PQFP80 |
| SAH-XC2210U-8F66R | 32-BIT, FLASH, 66 MHz, RISC MICROCONTROLLER, PDSO38 |
| SAH-XC2387A-104F80L | 16-BIT, FLASH, 80 MHz, RISC MICROCONTROLLER, PQFP144 |
| SAH-XC2387C-200F100L | 32-BIT, FLASH, 100 MHz, RISC MICROCONTROLLER, PQFP144 |
| SAH-XC2387C-136F100L | 32-BIT, FLASH, 100 MHz, RISC MICROCONTROLLER, PQFP144 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SAH-C517A | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:8-bit CMOS MICROCONTROLLER |
| SAHC684M50R501 | 制造商:SHARMA 制造商全稱:Sharma Electro Components,Inc 功能描述:Tantalum Capacitors |
| SAHC685M20R501 | 制造商:SHARMA 制造商全稱:Sharma Electro Components,Inc 功能描述:Tantalum Capacitors |
| SAHD106M25R501 | 制造商:SHARMA 制造商全稱:Sharma Electro Components,Inc 功能描述:Tantalum Capacitors |
| SAHD155M50R501 | 制造商:SHARMA 制造商全稱:Sharma Electro Components,Inc 功能描述:Tantalum Capacitors |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。