- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359354 > VDP3130Y (MICRONAS SEMICONDUCTOR HOLDING AG) Video Processor Family PDF資料下載
參數(shù)資料
| 型號： | VDP3130Y |
| 廠商： | MICRONAS SEMICONDUCTOR HOLDING AG |
| 英文描述： | Video Processor Family |
| 中文描述： | 視頻處理器系列 |
| 文件頁數(shù)： | 38/76頁 |
| 文件大小： | 1770K |
| 代理商： | VDP3130Y |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當(dāng)前第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁
VDP 313xY
ADVANCE INFORMATION
38
Micronas
62
66
6A
9
9
9
w v
w v
w v
PLL2/3 filter coefficients, 1of5 bit code
(n
+
set bit number)
bit[5:0]
proportional coefficient PLL3, 2
n
1
bit[5:0]
proportional coefficient PLL2, 2
n
1
bit[5:0]
integral coefficient PLL2, 2
n
5
2
1
2
PKP3
PKP2
PKI2
15
16
w/r
horizontal drive and vertical signal control register
bit[5:0]
0..63
horizontal drive pulse duration in
μ
s (internally limited to 4..61)
bit[6]
0/1
disable/enable horizontal PLL2
and PLL3
bit[7]
0/1
1: disable horizontal drive pulse
during flyback
bit[8]
0/1
reserved, set to
’
0
’
bit[9]
0/1
enable/disable ultra black
blanking
bit[10]
0/1
0: all outputs blanked
1: normal mode
bit[11]
0/1
enable/disable clamping for
analog RGB input
bit[12]
0/1
disable/enable vertical free
running mode (FIELD is set to
field2, no interlace)
bit[13]
0/1
enable/disable vertical protection
bit[14]
reserved (set to 0)
bit[15]
0/1
disable/enable phase shift of
display clock
32
0
0
0
0
1
0
0
0
0
1
HVC
HDRV
EHPLL
EFLB
DUBL
EBL
DCRGB
SELFT
DVPR
DISKA
9D
8
w/r
sync output control
bit[0]
bit[1]
bit[2]
bit[3]
bit[4]
bit[5]
invert INTLC
disable INTLC (tristateINTLC output)
invert VS
disable VS
disable CSY
force INTLC to polarity defined in
’
INTLCINV
’
0
SYCTRL
9E
8
w/r
delay of CSY output (relative to PLL2)
bit[7:0]
128..127
±
8
μ
s
0
CSYDEL
Table 2
–
5:
I
2
C control and status registers of the video backend
(Registers are set to
’
0
’
at reset, default values are recommendations)
I
2
C Sub
address
(hex)
Number
of bits
Mode
Function
Default
Name
(hex)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VDP31XXB | Video Processor Family |
| VDP3108PR | Consumer IC |
| VDSGLD_38.88 | TRANS PREBIASED PNP 200MW SOT23 |
| VDSL5100I | TVS 400W 43V UNIDIRECT SMA |
| VDSL5100 | TVS 400W 40V BIDIRECT SMA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| VDP3131Y | 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Video Processor Family |
| VDP3132Y | 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Video Processor Family |
| VDP3133Y | 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Video Processor Family |
| VDP3134Y | 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Video Processor Family |
| VDP313XY | 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Video Processor Family |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。