- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376461 > XRT72L52IQ (EXAR CORP) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號： | XRT72L52IQ |
| 廠商： | EXAR CORP |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | DATACOM, FRAMER, PQFP160 |
| 封裝： | 28 X 28 MM, PLASTIC, QFP-160 |
| 文件頁數(shù)： | 7/480頁 |
| 文件大小： | 2918K |
| 代理商： | XRT72L52IQ |
第1頁第2頁第3頁第4頁第5頁第6頁當前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁
xr
TWO CHANNEL DS3/E3 FRAMER IC WITH HDLC CONTROLLER
XRT72L52
REV. 1.0.1
V
Operation)...................................................................................................................................................... 142
F
RAMER
O
PERATING
M
ODE
R
EGISTER
(A
DDRESS
= 0
X
00).......................................................................142
Figure 38. The Terminal Equipment being interfaced to the Transmit Payload Data Input Interface block for Mode 4 (Nibble-
Parallel/Loop-Timed) Operation .................................................................................................................... 143
Figure 39. Behavior of the Terminal Interface signals between the XRT72L52 and the Terminal Equipment (Mode 4
Operation)...................................................................................................................................................... 144
F
RAMER
O
PERATING
M
ODE
R
EGISTER
(A
DDRESS
= 0
X
00).......................................................................145
Figure 40. The Terminal Equipment being interfaced to the Transmit Payload Data Input Interface block for Mode 5 (Nibble-
Parallel/Local-Timed/Frame-Slave) Operation .............................................................................................. 146
Figure 41. Behavior of the Terminal Interface signals between the XRT72L52 and the Terminal Equipment (DS3 Mode 5
Operation)...................................................................................................................................................... 147
F
RAMER
O
PERATING
M
ODE
R
EGISTER
(A
DDRESS
= 0
X
00).......................................................................147
Figure 42. The Terminal Equipment being interfaced to the Transmit Payload Data Input Interface block for Mode 6 (Nibble-
Parallel/Local-Timed/Frame-Master) Operation ............................................................................................ 148
Figure 43. Behavior of the Terminal Interface signals between the XRT72L52 and the Terminal Equipment (DS3 Mode 6
Operation)...................................................................................................................................................... 149
F
RAMER
O
PERATING
M
ODE
R
EGISTER
(A
DDRESS
= 0
X
00).......................................................................150
4.2.2 The Transmit Overhead Data Input Interface....................................................................................... 151
Figure 44. The Transmit Overhead Data Input Interface block..................................................................................... 151
T
ABLE
16: O
VERHEAD
BITS
WITHIN
THE
DS3
FRAME
AND
THEIR
POTENTIAL
SOURCES
WITHIN
THE
XRT72L52 IC............... 152
T
ABLE
17: D
ESCRIPTION
OF
M
ETHOD
1 T
RANSMIT
O
VERHEAD
I
NPUT
I
NTERFACE
S
IGNALS
................................................ 153
Figure 45. The Terminal Equipment being interfaced to the Transmit Overhead Data Input Interface (Method 1)....... 154
T
ABLE
18: T
HE
R
ELATIONSHIP
BETWEEN
THE
N
UMBER
OF
R
ISING
C
LOCK
E
DGES
IN
T
X
OHC
LK
SINCE
T
X
OHF
RAME
WAS
LAST
SAMPLED
"H
IGH
"
TO
THE
DS3 O
VERHEAD
B
IT
THAT
IS
BEING
PROCESSED
......................................................... 154
Figure 46. Illustration of the signal that must occur between the Terminal Equipment and the XRT72L52, in order to configure
the XRT72L52 to transmit a Yellow Alarm to the remote terminal equipment............................................... 157
T
ABLE
19: D
ESCRIPTION
OF
M
ETHOD
2 T
RANSMIT
O
VERHEAD
I
NPUT
I
NTERFACE
S
IGNALS
................................................ 158
Figure 47. The Terminal Equipment being interfaced to the Transmit Overhead Data Input Interface (Method 2)....... 159
T
ABLE
20: T
HE
R
ELATIONSHIP
BETWEEN
THE
N
UMBER
OF
T
X
OHE
NABLE
PULSES
SINCE
THE
LAST
OCCURRENCE
OF
THE
T
X
OHF
RAME
PULSE
,
TO
THE
DS3 O
VERHEAD
B
IT
THAT
IS
BEING
PROCESSED
BY
THE
XRT72L52..................... 159
Figure 48. Behavior of Transmit Overhead Data Input Interface signals between the XRT72L52 and the Terminal Equipment
(for Method 2)................................................................................................................................................ 162
4.2.3 The Transmit DS3 HDLC Controller..................................................................................................... 162
T
X
DS3 FEAC R
EGISTER
(A
DDRESS
= 0
X
32) .........................................................................................164
T
RANSMIT
DS3 FEAC C
ONFIGURATION
AND
S
TATUS
R
EGISTER
(A
DDRESS
= 0
X
31).................................164
T
RANSMIT
DS3 FEAC C
ONFIGURATION
AND
S
TATUS
R
EGISTER
(A
DDRESS
= 0
X
31).................................164
Figure 49. A Flow Chart depicting how to transmit a FEAC Message via the FEAC Transmitter................................. 165
Figure 50. LAPD Message Frame Format.................................................................................................................... 166
T
ABLE
21: T
HE
LAPD M
ESSAGE
T
YPE
AND
THE
C
ORRESPONDING
VALUE
OF
THE
F
IRST
B
YTE
WITHIN
THE
I
NFORMATION
P
AYLOAD
167
T
RANSMIT
DS3 LAPD C
ONFIGURATION
R
EGISTER
(A
DDRESS
= 0
X
33).....................................................167
T
ABLE
22: R
ELATIONSHIP
BETWEEN
T
X
LAPD M
SG
L
ENGTH
AND
THE
LAPD M
ESSAGE
S
IZE
............................................. 167
T
RANSMIT
DS3 LAPD C
ONFIGURATION
R
EGISTER
(A
DDRESS
= 0
X
33).....................................................168
T
ABLE
23: R
ELATIONSHIP
BETWEEN
T
X
LAPD M
SG
L
ENGTH
AND
THE
LAPD M
ESSAGE
S
IZE
............................................. 168
T
RANSMIT
DS3 LAPD S
TATUS
/I
NTERRUPT
R
EGISTER
(A
DDRESS
= 0
X
34)................................................168
Figure 51. Flow Chart depict how to use the LAPD Transmitter................................................................................... 170
F
RAMER
O
PERATING
M
ODE
R
EGISTER
(A
DDRESS
= 0
X
00).......................................................................171
B
LOCK
I
NTERRUPT
E
NABLE
R
EGISTER
(A
DDRESS
= 0
X
04) .......................................................................171
4.2.4 The Transmit DS3 Framer Block.......................................................................................................... 171
Figure 52. The Transmit DS3 Framer Block and the associated paths to other Functional Blocks.............................. 173
T
X
DS3 C
ONFIGURATION
R
EGISTER
(A
DDRESS
= 0
X
30) ..........................................................................173
T
ABLE
24: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENTS
OF
B
IT
7 (T
X
Y
ELLOW
A
LARM
)
WITHIN
THE
T
X
DS3 C
ONFIGURATION
R
EGISTER
,
AND
THE
RESULTING
T
RANSMIT
DS3 F
RAMER
B
LOCK
'
S
A
CTION
........................................................ 174
T
ABLE
25: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENTS
OF
B
IT
6 (T
X
X-B
ITS
)
WITHIN
THE
T
X
DS3 C
ONFIGURATION
R
EGISTER
,
AND
THE
RESULTING
T
RANSMIT
DS3 F
RAMER
B
LOCK
'
S
A
CTION
................................................................................ 174
T
ABLE
26: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENTS
OF
B
IT
5 (T
X
I
DLE
)
WITHIN
THE
T
X
DS3 C
ONFIGURATION
R
EGISTER
,
AND
THE
RESULTING
T
RANSMIT
DS3 F
RAMER
A
CTION
.............................................................................................. 175
T
ABLE
27: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENTS
OF
B
IT
4 (T
X
AIS P
ATTERN
)
WITHIN
THE
T
X
DS3 C
ONFIGURATION
R
EGISTER
,
AND
THE
RESULTING
T
RANSMIT
DS3 F
RAMER
B
LOCK
'
S
A
CTION
........................................................ 175
T
ABLE
28: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENTS
OF
B
IT
3 (T
X
LOS)
WITHIN
THE
T
X
DS3 C
ONFIGURATION
R
EGISTER
,
AND
THE
RESULTING
T
RANSMIT
DS3 F
RAMER
B
LOCK
'
S
A
CTION
................................................................................ 176
T
X
DS3 M-B
IT
M
ASK
R
EGISTER
, A
DDRESS
= 0
X
35 .................................................................................177
T
X
DS3 F-B
IT
M
ASK
1 R
EGISTER
, A
DDRESS
= 0
X
36 ................................................................................177
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT72L52 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT72L53 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT72L54 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT72L56IB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT72L56 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT72L52IQ-F | 功能描述:網(wǎng)絡控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT72L52IQTR-F | 功能描述:網(wǎng)絡控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT72L53 | 制造商:EXAR 制造商全稱:EXAR 功能描述:THREE CHANNEL DS3/E3 FRAMER IC WITH HDLC CONTROLLER |
| XRT72L53-75L03DPC | 功能描述:網(wǎng)絡控制器與處理器 IC with T75L03D. RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT72L53-75L03PCI | 功能描述:網(wǎng)絡控制器與處理器 IC with T75L03. RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復。