參數(shù)資料
型號： XRT79L71IB
廠商： EXAR CORP
元件分類： 數(shù)字傳輸電路
英文描述： 1 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC
中文描述： ATM NETWORK INTERFACE, PBGA208
封裝： 17 X 17 MM, STBGA-208
文件頁數(shù)： 6/441頁
文件大?。?/td> 4346K
代理商： XRT79L71IB
第1頁第2頁第3頁第4頁第5頁當(dāng)前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁
XRT79L71
REV. P1.0.3
PRELIMINARY
1 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC
á
3
C
HANNEL
I
NTERRUPT
I
NDICATOR
- LIU/J
ITTER
A
TTENUATOR
B
LOCK
(A
DDRESS
= 0
X
011D)............................85
C
HANNEL
I
NTERRUPT
I
NDICATOR
- T
RANSMIT
C
ELL
P
ROCESSOR
/PPP P
ROCESSOR
B
LOCK
(A
DDRESS
= 0
X
0121)
85
C
HANNEL
I
NTERRUPT
I
NDICATOR
- DS3/E3 F
RAMER
B
LOCK
(A
DDRESS
= 0
X
0127)........................................86
O
PERATION
G
ENERAL
P
URPOSE
P
IN
D
ATA
R
EGISTER
(A
DDRESS
= 0
X
0147) .................................................86
O
PERATION
G
ENERAL
P
URPOSE
P
IN
D
IRECTION
C
ONTROL
R
EGISTER
(A
DDRESS
= 0
X
014B).........................86
RECEIVE UTOPIA INTERFACE BLOCK.........................................................................87
T
ABLE
15: R
ECEIVE
UTOPIA/POS-PHY I
NTERFACE
B
LOCK
- R
EGISTER
/A
DDRESS
M
AP
................................................................. 87
R
ECEIVE
UTOPIA/POS-PHY C
ONTROL
R
EGISTER
- B
YTE
0 (A
DDRESS
= 0
X
0503).......................................87
R
ECEIVE
UTOPIA P
ORT
A
DDRESS
R
EGISTER
(A
DDRESS
= 0
X
0513).............................................................90
R
ECEIVE
UTOPIA P
ORT
N
UMBER
R
EGISTER
(A
DDRESS
= 0
X
0517)..............................................................90
TRANSMIT UTOPIA INTERFACE BLOCK......................................................................92
T
ABLE
16: T
RANSMIT
UTOPIA I
NTERFACE
B
LOCK
- R
EGISTER
/A
DDRESS
M
AP
................................................................................ 92
T
RANSMIT
UTOPIA/POS-PHY C
ONTROL
R
EGISTER
- B
YTE
0 (A
DDRESS
= 0
X
0583).....................................92
T
RANSMIT
UTOPIA P
ORT
A
DDRESS
R
EGISTER
(A
DDRESS
= 0
X
0593)...........................................................95
T
RANSMIT
UTOPIA P
ORT
N
UMBER
R
EGISTER
(A
DDRESS
= 0
X
0597)............................................................95
LIU/JITTER ATTENUATOR CONTROL REGISTER BIT-FORMAT................................97
LIU T
RANSMIT
APS/R
EDUNDANCY
C
ONTROL
R
EGISTER
(A
DDRESS
= 0
X
1300)..............................................97
LIU I
NTERRUPT
E
NABLE
R
EGISTER
(A
DDRESS
= 0
X
1301).............................................................................97
LIU I
NTERRUPT
S
TATUS
R
EGISTER
(A
DDRESS
= 0
X
1302).............................................................................99
LIU A
LARM
S
TATUS
R
EGISTER
(A
DDRESS
= 0
X
1303) .................................................................................101
LIU T
RANSMIT
C
ONTROL
R
EGISTER
(A
DDRESS
= 0
X
1304)..........................................................................104
LIU R
ECEIVE
C
ONTROL
R
EGISTER
(A
DDRESS
= 0
X
1305)............................................................................106
LIU C
HANNEL
C
ONTROL
R
EGISTER
(A
DDRESS
= 0
X
1306)...........................................................................108
J
ITTER
A
TTENUATOR
C
ONTROL
R
EGISTER
(A
DDRESS
= 0
X
1307) ................................................................109
LIU R
ECEIVE
APS/R
EDUNDANCY
C
ONTROL
R
EGISTER
(A
DDRESS
= 0
X
1308)..............................................110
DS3/E3 FRAMER BLOCK REGISTERS........................................................................111
O
PERATING
M
ODE
R
EGISTER
(D
IRECT
A
DDRESS
= 0
X
1100).......................................................................111
I/O C
ONTROL
R
EGISTER
(D
IRECT
A
DDRESS
= 0
X
1101)...............................................................................113
B
LOCK
I
NTERRUPT
E
NABLE
R
EGISTER
(D
IRECT
A
DDRESS
= 0
X
1104)..........................................................115
B
LOCK
I
NTERRUPT
S
TATUS
R
EGISTER
(D
IRECT
A
DDRESS
= 0
X
1105)..........................................................116
T
EST
R
EGISTER
(D
IRECT
A
DDRESS
= 0
X
110C)...........................................................................................117
R
ECEIVE
DS3 R
ELATED
R
EGISTERS
...........................................................................................................119
R
X
DS3 C
ONFIGURATION
AND
S
TATUS
R
EGISTER
(D
IRECT
A
DDRESS
= 0
X
1110)..........................................119
R
X
DS3 S
TATUS
R
EGISTER
(D
IRECT
A
DDRESS
= 0
X
1111)...........................................................................121
R
X
DS3 I
NTERRUPT
E
NABLE
R
EGISTER
(D
IRECT
A
DDRESS
= 0
X
1112).........................................................122
R
X
DS3 I
NTERRUPT
S
TATUS
R
EGISTER
(D
IRECT
A
DDRESS
= 0
X
1113).........................................................125
R
X
DS3 S
YNC
D
ETECT
R
EGISTER
(D
IRECT
A
DDRESS
= 0
X
1114).................................................................127
R
X
DS3 FEAC R
EGISTER
(D
IRECT
A
DDRESS
= 0
X
1116).............................................................................128
R
X
DS3 FEAC I
NTERRUPT
E
NABLE
/S
TATUS
R
EGISTER
(D
IRECT
A
DDRESS
= 0
X
1117) .................................129
R
X
DS3 LAPD C
ONTROL
R
EGISTER
(D
IRECT
A
DDRESS
= 0
X
1118) .............................................................131
R
X
DS3 LAPD S
TATUS
R
EGISTER
(D
IRECT
A
DDRESS
= 0
X
1119)................................................................133
R
X
DS3 P
ATTERN
R
EGISTER
(D
IRECT
A
DDRESS
= 0
X
112F) ........................................................................135
R
X
E3 C
ONFIGURATION
AND
S
TATUS
R
EGISTER
# 1 - G.751 (D
IRECT
A
DDRESS
= 0
X
1110) .........................137
R
X
E3 C
ONFIGURATION
AND
S
TATUS
R
EGISTER
# 2 - G.751 (D
IRECT
A
DDRESS
= 0
X
1111) .........................138
R
X
E3 I
NTERRUPT
E
NABLE
R
EGISTER
# 1 - G.751 (D
IRECT
A
DDRESS
= 0
X
1112) ........................................140
R
X
E3 I
NTERRUPT
E
NABLE
R
EGISTER
# 2 - G.751 (D
IRECT
A
DDRESS
= 0
X
1113) ........................................142
R
X
E3 I
NTERRUPT
S
TATUS
R
EGISTER
# 1 - G.751 (D
IRECT
A
DDRESS
= 0
X
1114).........................................143
R
X
E3 I
NTERRUPT
S
TATUS
R
EGISTER
# 2 - G.751 (D
IRECT
A
DDRESS
= 0
X
1115).........................................146
R
X
E3 LAPD C
ONTROL
R
EGISTER
- G.751 (D
IRECT
A
DDRESS
= 0
X
1118)...................................................147
R
X
E3 LAPD S
TATUS
R
EGISTER
- G.751 (D
IRECT
A
DDRESS
= 0
X
1119)......................................................149
R
X
E3 S
ERVICE
B
ITS
R
EGISTER
- G.751 (D
IRECT
A
DDRESS
= 0
X
111A).......................................................150
R
ECEIVE
E3, ITU-T G.832 R
ELATED
R
EGISTERS
........................................................................................151
R
X
E3 C
ONFIGURATION
AND
S
TATUS
R
EGISTER
# 1 - G.832 (D
IRECT
A
DDRESS
= 0
X
1110) .........................151
R
X
E3 C
ONFIGURATION
AND
S
TATUS
R
EGISTER
# 2 - G.832 (D
IRECT
A
DDRESS
= 0
X
1111) .........................152
相關(guān)PDF資料
PDF描述
XRT79L72 2 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC
XRT79L72IB 2 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC
XRT79L73 3 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC
XRT79L73IB 3 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC
XRT79L74 4 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XRT79L71IB-F 功能描述:時(shí)鐘合成器/抖動(dòng)清除器 RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
XRT79L72 制造商:EXAR 制造商全稱:EXAR 功能描述:2 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC
XRT79L72IB 制造商:EXAR 制造商全稱:EXAR 功能描述:2 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC
XRT79L73 制造商:EXAR 制造商全稱:EXAR 功能描述:3 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC
XRT79L73IB 制造商:EXAR 制造商全稱:EXAR 功能描述:3 - CHANNEL DS3/E3 ATM UNI/PPP COMBO IC
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*