- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄33600 > 405GP (Applied Micro Circuits Corp.) Power PC 405GP Embedded Processor PDF資料下載
參數(shù)資料
| 型號： | 405GP |
| 廠商： | Applied Micro Circuits Corp. |
| 英文描述： | Power PC 405GP Embedded Processor |
| 中文描述： | 405GP的Power PC嵌入式處理器 |
| 文件頁數(shù)： | 49/59頁 |
| 文件大?。?/td> | 782K |
| 代理商： | 405GP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁當(dāng)前第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁
405GP – Power PC 405GP Embedded Processor
AMCC
53
Revision 2.03 – September 7, 2007
Data Sheet
I/O Specifications—133 and 200MHz
Notes:
1. The SDRAM command interface is configurable through SDRAM0_TR[LDF] to provide a 2 to 4 cycle delay before the
command is used by SDRAM.
2. SDRAM I/O timings are specified relative to a MemClkOut terminated into a lumped 10pF load.
3. SDRAM interface hold times are guaranteed at the PPC405GP package pin. System designers must use the PPC405GP
IBIS model (available from www.amcc.com) to ensure their clock distribution topology minimizes loading and reflections,
and that the relative delays on clock wiring do not exceed the delays on other SDRAM signal wiring.
4. PerClk rising edge at package pin with a 10pF load trails the internal PLB clock by approximately 0.8ns.
5. I/O H is specified at 2.4 V and I/O L is specified at 0.4 V.
Signal
Input (ns)
Output (ns)
Output Current (mA)
Clock
Notes
Setup Time
(TIS min)
Hold Time
(TIH min)
Valid Delay
(TOV max)
Hold Time
(TOH min)
I/O H
(minimum)
I/O L
(minimum)
SDRAM Interface
BA1:0
na
7.5
1
19
12
MemClkOut
1, 2
BankSel3:0
na
6.2
1
19
12
MemClkOut
2
CAS
na
7.5
1
19
12
MemClkOut
1, 2
ClkEn0:1
na
5.2
1
40
25
MemClkOut
2
DQM0:3
na
6.1
1
19
12
MemClkOut
2
DQMCB
na
6.2
1
19
12
MemClkOut
2
ECC0:7
2
1
6.2
1
19
12
MemClkOut
2
MemAddr12:0
na
7.6
1
19
12
MemClkOut
1, 2
MemData0:31
2
1
6.3
1
19
12
MemClkOut
2
RAS
na
7.5
1
19
12
MemClkOut
1, 2
WE
na
7.5
1
19
12
MemClkOut
1, 2
External Slave Peripheral Interface
DMAAck0:3
na
8
0
12
8
PerClk
DMAReq0:3
5
1
na
PerClk
EOT0:3/TC0:3
dc
8
0
12
8
PerClk
PerAddr0:31
4
1
10
0
19
12
PerClk
PerBLast
4
1
8
0
12
8
PerClk
PerCS0
PerCS1:7[GPIO10:16]
na
8
0
12
8
PerClk
PerData0:31
6
1
10
0
19
12
PerClk
PerOE
na
8
0
12
8
PerClk
PerPar0:3
4
1
10
0
19
12
PerClk
PerR/W
4
1
8
0
12
8
PerClk
PerReady
9
1
na
PerClk
PerWBE0:3
3
1
8
0
12
8
PerClk
External Master Peripheral Interface
BusReq
na
8
0
12
8
PerClk
ExtAck
na
7
0
12
8
PerClk
ExtReq
5
1
na
PerClk
ExtReset
na
8
0
19
12
PerClk
HoldAck
na
8
0
12
8
PerClk
HoldPri
4
1
nana
PerClk
HoldReq
5
1
na
PerClk
na
0.9
0.7
19
12
PLB Clk
4
PerErr
3
1
na
PerClk
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 4060120000 | RELAY,MICROSERIES 24 V,1CO |
| 4060EFE | Standalone Linear NiMH/NiCd Fast Battery Charger |
| 40659 | 2.5 mm2, BRASS, RING TERMINAL |
| 40696 | 6 mm2, RING TERMINAL |
| 40696-2 | RING TERMINAL |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 405GPR | 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:Power PC 405GPr Embedded Processor |
| 405-GR | 制造商:Leviton Manufacturing Co 功能描述: |
| 405HC5900KR | 功能描述:4μF Film Capacitor 900V Polypropylene (PP) Axial 4.016" Dia (102.00mm) 制造商:illinois capacitor 系列:HC5 包裝:散裝 零件狀態(tài):新產(chǎn)品 電容:4μF 容差:±10% 額定電壓 - AC:900V 額定電壓 - DC:- 介電材料:聚丙烯（PP） ESR（等效串聯(lián)電阻）:0.9 毫歐 工作溫度:-40°C ~ 85°C 安裝類型:底座安裝 封裝/外殼:軸向 大小/尺寸:4.016" 直徑（102.00mm） 高度 - 安裝（最大值）:2.819"（71.60mm） 端接:螺釘端子 引線間距:- 應(yīng)用:傳導(dǎo)冷卻，高脈沖，DV/DT 特性:- 標(biāo)準(zhǔn)包裝:5 |
| 405I11AM | 制造商:CTS 制造商全稱:CTS Corporation 功能描述:Surface Mount Quartz Crystal |
| 405I11BM | 制造商:CTS 制造商全稱:CTS Corporation 功能描述:Surface Mount Quartz Crystal |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。