參數(shù)資料
型號： 8051F330
廠商： Electronic Theatre Controls, Inc.
英文描述： Mixed Signal ISP Flash MCU Family
中文描述： 混合信號ISP的閃存微控制器系列
文件頁數(shù)： 8/214頁
文件大?。?/td> 2408K
代理商： 8051F330
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁
C8051F330/1/2/3/4/5
8
Rev. 1.4
9. CIP-51 Microcontroller
Figure 9.1. CIP-51 Block Diagram........................................................................... 73
Figure 9.2. Memory Map.......................................................................................... 79
10.Reset Sources
Figure 10.1. Reset Sources...................................................................................... 99
Figure 10.2. Power-On and VDD Monitor Reset Timing ........................................ 100
11.Flash Memory
Figure 11.1. Flash Program Memory Map.............................................................. 107
12.External RAM
13.Oscillators
Figure 13.1. Oscillator Diagram.............................................................................. 113
Figure 13.2. External 32.768 kHz Quartz Crystal Oscillator Connection Diagram.....119
14.Port Input/Output
Figure 14.1. Port I/O Functional Block Diagram..................................................... 123
Figure 14.2. Port I/O Cell Block Diagram ............................................................... 124
Figure 14.3. Crossbar Priority Decoder with No Pins Skipped............................... 125
Figure 14.4. Crossbar Priority Decoder with Crystal Pins Skipped ........................ 126
15.SMBus
Figure 15.1. SMBus Block Diagram ....................................................................... 135
Figure 15.2. Typical SMBus Configuration............................................................. 136
Figure 15.3. SMBus Transaction............................................................................ 137
Figure 15.4. Typical SMBus SCL Generation......................................................... 141
Figure 15.5. Typical Master Transmitter Sequence................................................ 147
Figure 15.6. Typical Master Receiver Sequence.................................................... 148
Figure 15.7. Typical Slave Receiver Sequence...................................................... 149
Figure 15.8. Typical Slave Transmitter Sequence.................................................. 150
16.UART0
Figure 16.1. UART0 Block Diagram....................................................................... 153
Figure 16.2. UART0 Baud Rate Logic.................................................................... 154
Figure 16.3. UART Interconnect Diagram.............................................................. 155
Figure 16.4. 8-Bit UART Timing Diagram............................................................... 155
Figure 16.5. 9-Bit UART Timing Diagram............................................................... 156
Figure 16.6. UART Multi-Processor Mode Interconnect Diagram.......................... 157
17.Enhanced Serial Peripheral Interface (SPI0)
Figure 17.1. SPI Block Diagram............................................................................. 163
Figure 17.2. Multiple-Master Mode Connection Diagram....................................... 166
Figure 17.3. 3-Wire Single Master and Slave Mode Connection Diagram............. 166
Figure 17.4. 4-Wire Single Master and Slave Mode Connection Diagram............. 166
Figure 17.5. Master Mode Data/Clock Timing........................................................ 168
Figure 17.6. Slave Mode Data/Clock Timing (CKPHA = 0).................................... 169
Figure 17.7. Slave Mode Data/Clock Timing (CKPHA = 1).................................... 169
Figure 17.8. SPI Master Timing (CKPHA = 0)........................................................ 173
Figure 17.9. SPI Master Timing (CKPHA = 1)........................................................ 173
Figure 17.10. SPI Slave Timing (CKPHA = 0)........................................................ 174
Figure 17.11. SPI Slave Timing (CKPHA = 1)........................................................ 174
相關PDF資料
PDF描述
80546KF 64-bit Intel Xeon Processor MP with up to 8MB L3 Cache
8085AH 8 BIT HMOS MICROPROCESSORS
8085AH-1 8 BIT HMOS MICROPROCESSORS
8085AH-2 8 BIT HMOS MICROPROCESSORS
8087 MATH COPROCESSOR
相關代理商/技術參數(shù)
參數(shù)描述
8051F362-GM 制造商: 功能描述: 制造商:undefined 功能描述:
8052 功能描述:連接線 24AWG 1C 404ft 1/2 POUND SPOOL RoHS:否 制造商:Belden Wire & Cable 絞合:19 x 32 電壓額定值:1 kV 長度:1000 ft 線規(guī) - 美國線規(guī)（AWG）:20 絕緣材料:Tetraflouroethylene (TFE) 最大溫度:+ 200 C 類型:High Temperature, High Voltage 外殼顏色:Blue (Light) 系列:83027
805200 制造商:BOSTIK 功能描述:EVO-STIK 528 ADHESIVE 500ML
8052-0-0 制造商:Belden Inc 功能描述:SINGLE CONDUCTOR WIRE ROHS COMPLIANT:NO
805-2000 制造商:Xantrex Technology Inc 功能描述:INVERTER/CHARGER, 2KW, 117V; No. of Outputs:1; Input Voltage Max:16VDC; Output Power:2kW; Output Voltage:117VAC; Output Current:17A; Length:145mm; Width:285mm; Height:450mm; Input Voltage:10V DC to 16V DC; Weight:24lb ;RoHS Compliant: NA
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*