- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376472 > 82C931 (Electronic Theatre Controls, Inc.) Plug and Play Integrated Audio Controller PDF資料下載
參數(shù)資料
| 型號： | 82C931 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Plug and Play Integrated Audio Controller |
| 中文描述： | 即插即用集成音頻控制器 |
| 文件頁數(shù)： | 33/64頁 |
| 文件大?。?/td> | 634K |
| 代理商： | 82C931 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當(dāng)前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
82C931
912-3000-035
Revision: 2.1
Page 25
OPTi
Bit 3
SCLK polarity:
0:
1:
SDATA and LRCLK change at the rising edge of SCLK
SDATA and LRCLK change at the falling edge of SCLK
Bit 2
FSYNC (LRCLK) polarity:
0:
LRCLK is LOW for the left channel, HIGH for the right channel
1:
LRCLK is HIGH for the left channel, LOW for the right channel
Bit 1
Pulse mode: Used for AT&T T7525 codec or CS8412 DSP data format
0:
Pulse mode disabled
1:
Pulse mode enabled, used for AT&T T7525 or CS8412 data format
Bit 0
I
2
S mode: MSB delay mode
0:
Zero SCLK delay from an LRCLK transition to MSB data
1:
One SCLK delay from an LRCLK transition to MSB data
bit [7:6] CTL_SEL[1:0]: ASIO shift clock selection
00/11:
Use the shift clock from internal FS
01:
Use FM timing
10:
Use external SCLK
bit 1
FDACSEL: selects the data source to the FDAC
0:
FDAC takes FM data
1:
FDAC takes SADI (if SPCDSEL=0) or second DMA playback data (if SPCDSEL=1)
4.8.6
ZV-Port I
2
S
4.8.6.1
This signal determines which audio channel (left/right) is cur-
rently being input on the audio Serial Data input line. LRCLK
is low to indicate the left channel and high to indicate the right
channel. Typical frequency values for this signal are 48KHz,
44.1KHz, 32KHz, and 22KHz.
LRCLK
4.8.6.2
This signal is the digital PCM signal that carries the audio
information. Digital audio data is transferred using the I
2
S for-
mat.
SDATA
I
2
S Format
The I
2
S format is shown below. The digital audio data is left
channel-MSB justified to the high-to-low going edge of the
LRCLK plus one SCLK delay.
Figure 4-3
I
2
S Format
MC21 Serial Audio selection control register (R/W)
Default: 00h
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
CTL_SEL[1:0]
P2S_SEL[1:0]
SPCDSEL
ADCSEL
FDACSEL
DACSEL
LRCLK
SCLK
SDATA
Left Channel
Right Channel
15 14 13 12 1110 9 8
7 6 5 4 3
2 1 0 15 14 13 12 1110 9 8
7 6 5 4 3
2 1 0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 82S09 | 576-BIT BIPOLAR RAM (64 X 9) |
| 82S19 | 576-BIT BIPOLAR RAM (64 X 9) |
| 82S101BYA | 2.6GHz Relay, 1 Form C, 0.5A 30VDC Relay, 50ohms, SMD |
| 82S100BXA | 1 MSPS, 12-Bit A/D Converter in MSOP-8 or SOIC-8; Package: MSOP; No of Pins: 8; Temperature Range: Industrial |
| 82S101 | Field Programmable Logic Array |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82C931(100PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Soundcard Circuits |
| 82C931(100TQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Soundcard Circuits |
| 82C941 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral IC |
| 82-CBSA-1.75X6.0X0.8 | 功能描述:82-CBSA-1.75X6.0X0.8--82S04--CIR 制造商:leader tech inc. 系列:* 零件狀態(tài):在售 類型:屏蔽，分體式 高度 - 總:0.800"（20.32mm） 長度 - 總:6.000"（152.40mm） 寬度 - 總:1.750"（44.45mm） 通風(fēng):通風(fēng)孔，按樣式排列 安裝類型:通孔 標(biāo)準(zhǔn)包裝:50 |
| 82-CBSA-3.75X4.5X0.8 | 功能描述:82-CBSA-3.75X4.5X0.8--82S12--CIR 制造商:leader tech inc. 系列:* 零件狀態(tài):在售 類型:屏蔽，分體式 高度 - 總:0.800"（20.32mm） 長度 - 總:4.500"（114.30mm） 寬度 - 總:3.750"（95.25mm） 通風(fēng):通風(fēng)孔，按樣式排列 安裝類型:通孔 標(biāo)準(zhǔn)包裝:50 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。