- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376472 > 82C931 (Electronic Theatre Controls, Inc.) Plug and Play Integrated Audio Controller PDF資料下載
參數(shù)資料
| 型號： | 82C931 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Plug and Play Integrated Audio Controller |
| 中文描述： | 即插即用集成音頻控制器 |
| 文件頁數(shù)： | 34/64頁 |
| 文件大小： | 634K |
| 代理商： | 82C931 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當前第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
82C931
Page 26
912-3000-035
Revision: 2.1
OPTi
4.8.6.3
This signal is the serial digital audio PCM clock.
SCLK
4.8.6.4
This signal is the Master clock for the digital audio. MCLK is
asynchronous to LRCLK, SDATA and SCLK.
MCLK
The MCLK must be either 256x or 384x the desired Input
Word Rate (IWR). IWR is the frequency at which words for
each channel are input to the DAC and is equal to the LRCLK
frequency. The following table illustrates several standard
audio word rates and the required MCLK and LRCLK fre-
quencies. Typically, most devices operate with 384fx master
clock.
The ZV Port audio DAC should support an MCLK frequency
of 384fs. This results in the frequencies shown below.
4.8.7
Advanced Precision General Purpose
Serial Port
The 15-pin "D-sub" connector on the rear panel provides all
input and output signals for a general purpose serial
input.output port, plus DSP-program specific input and output
pins which may be used in certain DSP (.AZ2) programs. The
pinout of the connector is detailed below. All inputs are TTL
level compatible CMOS. All outputs are CMOS isolated by
50
series resistors and rise time limiting networks.
Figure 4-4
General Purpose Serial Port, Timing Relationships
1.
2.
3.
4.
FRAME SYNC INPUT SETUP TIME (from falling edge, las bit clock previous subframe) 30nS minimum
FRAME SYNC INPUT SETUP TIME (to falling edge, first bit clock of present subframe) 30nS minimum
DATA INPUT SETUP TIME (to bit clock falling edge) 30nS minimum
DATA INPUT HOLD TIME (from bit clock falling edge) 45nS minimum
LRCLK (KHz)
Sample Frequency
SCLK (MHz)
32xfs
MCLK (MHz)
384x
22
0.704
8.448
32
1.0240
12.2880
44.1
1.4112
16.9344
48
1.5360
18.4320
Pin
1
Function
Ground
Pin
9
Function
Serial Input Master
Clock (input)
Serial Input Bit Clock
(input)
Auxiliary Output (DSP
program specific)
Serial Output Bit
Clock (output)
Serial Input Data
(input)
Serial Output Frame
Sync (output)
Serial Input Frame
Sync (input)
2
+5V (tied to unused
inputs high)
Auxiliary Input (DSP
program specific)
Ground
10
3
11
4
12
5
Ground
13
6
Serial Output Data
(output)
Ground
14
7
15
8
Ground
Bit Clock In
Data In
Frame Sync In
MSB
LSB
MSB
MSB
LSB
MSB
LSB
MSB
CHAN
A
Channel A
Channel B
Detail
CLK
63
CLK
0
CLK
1
CLK
2
CH A
MSB
3
4
1
2
Bit Clock In
Data In
Frame Sync In
CLK
31
CLK
32
CLK
33
CLK
34
CH B
MSB
1
2
3
4
CHAN
A
Detail
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 82S09 | 576-BIT BIPOLAR RAM (64 X 9) |
| 82S19 | 576-BIT BIPOLAR RAM (64 X 9) |
| 82S101BYA | 2.6GHz Relay, 1 Form C, 0.5A 30VDC Relay, 50ohms, SMD |
| 82S100BXA | 1 MSPS, 12-Bit A/D Converter in MSOP-8 or SOIC-8; Package: MSOP; No of Pins: 8; Temperature Range: Industrial |
| 82S101 | Field Programmable Logic Array |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82C931(100PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Soundcard Circuits |
| 82C931(100TQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Soundcard Circuits |
| 82C941 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral IC |
| 82-CBSA-1.75X6.0X0.8 | 功能描述:82-CBSA-1.75X6.0X0.8--82S04--CIR 制造商:leader tech inc. 系列:* 零件狀態(tài):在售 類型:屏蔽，分體式 高度 - 總:0.800"（20.32mm） 長度 - 總:6.000"（152.40mm） 寬度 - 總:1.750"（44.45mm） 通風:通風孔，按樣式排列 安裝類型:通孔 標準包裝:50 |
| 82-CBSA-3.75X4.5X0.8 | 功能描述:82-CBSA-3.75X4.5X0.8--82S12--CIR 制造商:leader tech inc. 系列:* 零件狀態(tài):在售 類型:屏蔽，分體式 高度 - 總:0.800"（20.32mm） 長度 - 總:4.500"（114.30mm） 寬度 - 總:3.750"（95.25mm） 通風:通風孔，按樣式排列 安裝類型:通孔 標準包裝:50 |
發(fā)布緊急采購，3分鐘左右您將得到回復。