- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄298744 > A42MX16-2VQ100 (Electronic Theatre Controls, Inc.) 40MX and 42MX FPGA Families PDF資料下載
參數(shù)資料
| 型號： | A42MX16-2VQ100 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | 40MX and 42MX FPGA Families |
| 中文描述： | 40MX和42MX FPGA系列 |
| 文件頁數(shù)： | 101/120頁 |
| 文件大?。?/td> | 854K |
| 代理商： | A42MX16-2VQ100 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁當(dāng)前第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁
81
4958B–AUTO–11/10
Atmel ATA6285/ATA6286 [Preliminary]
3.13.5
Timer2/Counter2
16-bit timer / counter with capture / compare modes and continuously bitstream modulator
True 16-bit design (i.e., allows 16-bit PWM)
Eight different selectable input clocks for the Timer2/Counter2
One output compare Unit
Bit-stream modulator stage
One input capture unit
Input capture noise canceler
Clear timer on compare match or capture event
Different programmable PWM period
Frequency generator
External event counter
Six independent interrupt sources (T2CAP, T2COM, T2OVF, T2RXB, T2TXB, T2TXC)
Figure 3-29. Timer2 Block Diagram
Timer2 consist of a 16-bit up counter stage with compare register (T2COR) and capture register
(T2ICR). The timer can be used as event counter, as timer and as signal generator. The counter
can be driven by internal and external clock sources. For the capture signals (T2ICP, CLK
T1) it
has a programmable edge sensitive input with digital filtering unit (Noise Canceler) for reducing
the chance of capturing noise spikes. In the capture mode the counter value can be captured by
a programmable capture event from the internal Timer1 output (CLK
T1), by an external event
(T2ICP) at the capture input pin or with a software capture event by setting the T2SCE bit. The
counter is readable via its capture register during it is running. Its output has a modulator stage
with two output pins that allows besides the generation of pulses also the generation of Bi-phase
code, Manchester code or PWM code and together with the data output of the Synchronous
Serial Interface (SSI) a continuous serial stream of data. The SSI allows additional synchronous
data transfer between the ATA6289 and peripheral devices.
T2MRA
Edge detect
and
Noise canceler
16-bit Counter
MUX
Modulator
T2ICR
T2IFR
T2MRB
T2CAP
T2COMP
T2OVF
CL2
T3I
T2I
SENO
CLT
C2ICP
T2CPE
T2RXB
T2O1
T2TXB
T2TXC
T2MDR
T2CRA/B
T2COR
T2IMR
CLKT2
CLKI/O
CLKT3
CLKT1
CLKT0
CLKT1
T2O2
SDIN
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A42MX16-2VQ100A | 40MX and 42MX FPGA Families |
| A42MX16-2VQ100B | 40MX and 42MX FPGA Families |
| A42MX16-2VQ100ES | 40MX and 42MX FPGA Families |
| A42MX16-3PQ100B | 40MX and 42MX FPGA Families |
| A42MX16-3BG100 | 40MX and 42MX FPGA Families |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A42MX16-2VQ100A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-2VQ100B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-2VQ100ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-2VQ100I | 功能描述:IC FPGA MX SGL CHIP 24K 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標準包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27） |
| A42MX16-2VQ100M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。