- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1986 > AD9269BCPZRL7-20 (Analog Devices Inc)IC ADC 16BIT 20MSPS DL 64LFCSP PDF資料下載
參數(shù)資料
| 型號(hào)： | AD9269BCPZRL7-20 |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 39/40頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC ADC 16BIT 20MSPS DL 64LFCSP |
| 標(biāo)準(zhǔn)包裝： | 750 |
| 位數(shù)： | 16 |
| 采樣率（每秒）： | 20M |
| 數(shù)據(jù)接口： | 串行，SPI? |
| 轉(zhuǎn)換器數(shù)目： | 2 |
| 功率耗散（最大）： | 102mW |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 64-LFCSP-VQ（9x9） |
| 包裝： | 帶卷 (TR) |
| 輸入數(shù)目和類型： | 4 個(gè)單端，單極；4 個(gè)單端，雙極；2 個(gè)差分，單極；2 個(gè)差分，雙極 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)當(dāng)前第39頁(yè)第40頁(yè)
AD9269
Rev. 0 | Page 8 of 40
SWITCHING SPECIFICATIONS
AVDD = 1.8 V, DRVDD = 1.8 V, maximum sample rate, 2 V p-p differential input, 1.0 V internal reference, AIN = 1.0 dBFS, DCS disabled,
unless otherwise noted.
Table 4.
Parameter
Temp
AD9269-20/AD9269-40
AD9269-65
AD9269-80
Unit
Min
Typ
Max
Min
Typ
Max
Min
Typ
Max
CLOCK INPUT PARAMETERS
Input Clock Rate
Full
480
MHz
Full
3
20/40
3
65
3
80
MSPS
CLK Period—Divide-by-1 Mode (tCLK)
Full
50/25
15.38
12.5
ns
CLK Pulse Width High (tCH)
25.0/12.5
7.69
6.25
ns
Aperture Delay (tA)
Full
1.0
ns
Aperture Uncertainty (Jitter, tJ)
Full
0.1
ps rms
DATA OUTPUT PARAMETERS
Data Propagation Delay (tPD)
Full
3
ns
DCO Propagation Delay (tDCO)
Full
3
ns
DCO to Data Skew (tSKEW)
Full
0.1
ns
Pipeline Delay (Latency)
Full
9
Cycles
With QEC Active
Full
11
Cycles
Full
350
μs
Standby
Full
600/400
300
260
ns
OUT-OF-RANGE RECOVERY TIME
Full
2
Cycles
1 Conversion rate is the clock rate after the CLK divider.
2 Wake-up time is dependent on the value of the decoupling capacitors.
tPD
tSKEW
tCH
tDCO
tCLK
N – 9
N – 1
N + 1
N + 2
N + 3
N + 5
N + 4
N
N – 8
N – 7
N – 6
N – 5
VIN
CLK+
CLK–
CH A/CH B DATA
DCOA/DCOB
tA
0
853
8-
002
Figure 2. CMOS Output Data Timing
tPD
tSKEW
tCH
tDCO
tCLK
CH A
N – 9
CH B
N – 9
CH A
N – 8
CH B
N – 8
CH A
N – 7
CH B
N – 7
CH A
N – 6
CH B
N – 6
CH A
N – 5
N – 1
N + 1
N + 2
N + 3
N + 5
N + 4
N
VIN
CLK+
CLK–
CH A/CH B DATA
DCOA/DCOB
tA
0
853
8-
003
Figure 3. CMOS Interleaved Output Timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9271BSVZ-40 | IC ADC OCT 12BIT 40MSPS 100-TQFP |
| AD9280ARSRL | IC ADC 8BIT CMOS 32MSPS 28-SSOP |
| AD9281ARS | IC ADC 8BIT DUAL CMOS 28-SSOP |
| AD9283BRS-RL50 | IC ADC 8BIT 50MSPS 3V 20-SSOP |
| AD9284BCPZRL7-250 | IC ADC 8BIT 250MSPS 1.8V 48LFCSP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9269BCPZRL7-40 | 功能描述:模數(shù)轉(zhuǎn)換器 - ADC 16 Bit 40 Msps low pwr dual ADC RoHS:否 制造商:Analog Devices 通道數(shù)量: 結(jié)構(gòu): 轉(zhuǎn)換速率: 分辨率: 輸入類型: 信噪比: 接口類型: 工作電源電壓: 最大工作溫度: 安裝風(fēng)格: 封裝 / 箱體: |
| AD9269BCPZRL7-65 | 功能描述:模數(shù)轉(zhuǎn)換器 - ADC 16 Bit 65 Msps low pwr dual ADC RoHS:否 制造商:Analog Devices 通道數(shù)量: 結(jié)構(gòu): 轉(zhuǎn)換速率: 分辨率: 輸入類型: 信噪比: 接口類型: 工作電源電壓: 最大工作溫度: 安裝風(fēng)格: 封裝 / 箱體: |
| AD9269BCPZRL7-80 | 功能描述:模數(shù)轉(zhuǎn)換器 - ADC 16 Bit 80 Msps low pwr dual ADC RoHS:否 制造商:Analog Devices 通道數(shù)量: 結(jié)構(gòu): 轉(zhuǎn)換速率: 分辨率: 輸入類型: 信噪比: 接口類型: 工作電源電壓: 最大工作溫度: 安裝風(fēng)格: 封裝 / 箱體: |
| AD9271 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Octal LNA/VGA/AAF/ADC and Crosspoint Switch |
| AD9271/PCBZ | 制造商:Analog Devices 功能描述:EVAL BOARD - Bulk |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。