- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9216 > AD9540BCPZ (Analog Devices Inc)IC CLOCK GENERATOR PLL 48-LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9540BCPZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 10/32頁 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GENERATOR PLL 48-LFCSP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 類型： | 時鐘發(fā)生器 |
| PLL： | 是 |
| 輸入： | 時鐘 |
| 輸出： | CML，PECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:2 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 655MHz |
| 除法器/乘法器： | 是/無 |
| 電源電壓： | 1.71 V ~ 1.89 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 48-LFCSP-VQ（7x7） |
| 包裝： | 托盤 |
| 產(chǎn)品目錄頁面： | 776 (CN2011-ZH PDF) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當(dāng)前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
AD9540
Rev. A | Page 18 of 32
04947-046
REFIN
CLK2
CP_OUT
DDS
÷R
VCO
AD9540
LPF
DAC
÷N
CML
DRIVER
2.5GHz
TONE
8-LEVEL FSK
(FC = 100MHz)
BPF
25MHz
CRYSTAL
Figure 36. ISM Band Modulator (LO & Baseband Generation)
APPLICATION CIRCUIT DESCRIPTIONS
Dual Clock Configuration
In this loop, M = 1, N = 16, and R = 4. The DDS (direct digital
synthesizer) tuning word is also equal to , so that the
frequency of CLOCK1’ equals the frequency of CLOCK 1.
Phase adjustments in the DDS provide 14-bit programmable
rising edge delay capability of CLOCK1’ with respect to
CLOCK1 (see Figure 32).
Optical Networking Clock
This is the AD9540 configured as an optical networking clock.
The loop can be used to generate a 622 MHz clock for OC12.
The DDS can be programmed to output 8 kHz to serve as a base
reference for other circuits in the subsystem (see Figure 33).
Fractional-Divider Loop
This loop offers the precise frequency
division (48-bit) of the DDS in the feedback path as well as the
frequency sweeping capability of the DDS. Programming the
DDS to sweep from 24 MHz to 25 MHz sweeps the output of
the VCO from 2.7 GHz to 2.6 GHz. The reference in this case is
a simple crystal (see Figure 34).
Direct Upconversion
The AD9540 is configured to use the DDS as a precision
reference to the PLL. Since the VCO is <655 MHz, it can be fed
straight into the phase frequency detector feedback.
LO and Baseband Modulation Generation
Using the AD9540 PLL section to generate LO and the DDS
portion to generate a modulated baseband, this circuit uses an
external mixer to perform some simple modulation at RF ISM
band frequencies (see Figure 36).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| X9317WM8IZ | IC XDCP SGL 100TAP 10K 8-MSOP |
| X9317UV8IZ | IC XDCP 100TAP 50K 3-WIRE 8TSSOP |
| M83723/76A20257 | CONN PLUG 25POS STRAIGHT W/PINS |
| M83723/76A20256 | CONN PLUG 25POS STRAIGHT W/PINS |
| X9317UM8IZ | IC XDCP 100TAP 10K 3-WIRE 8-MSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9540BCPZ-REEL | 制造商:AD 制造商全稱:Analog Devices 功能描述:655 MHz Low Jitter Clock Generator |
| AD9540BCPZ-REEL7 | 功能描述:IC CLOCK GEN/SYNTHESIZER 48LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR) |
| AD9540PCB | 制造商:AD 制造商全稱:Analog Devices 功能描述:655 MHz Low Jitter Clock Generator |
| AD9540-VCO/PCB | 制造商:Analog Devices 功能描述:EVAL BD FOR AD9540 ,655 MHZ LOW JITTER CLOCK GEN - Trays |
| AD9540-VCO/PCBZ | 功能描述:BOARD EVAL CLK GEN SYNTH 48LFCSP RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 主要目的:電信，線路接口單元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板，電源，線纜，CD 其它名稱:82EBV2081 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。