51.84 MHz FOUT @ 10 Hz" />
參數(shù)資料
型號(hào)： AD9540BCPZ
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 31/32頁(yè)
文件大?。?/td> 0K
描述： IC CLOCK GENERATOR PLL 48-LFCSP
標(biāo)準(zhǔn)包裝： 1
類(lèi)型： 時(shí)鐘發(fā)生器
PLL： 是
輸入： 時(shí)鐘
輸出： CML，PECL
電路數(shù)： 1
比率 - 輸入:輸出： 2:2
差分 - 輸入:輸出： 是/是
頻率 - 最大： 655MHz
除法器/乘法器： 是/無(wú)
電源電壓： 1.71 V ~ 1.89 V
工作溫度： -40°C ~ 85°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 48-VFQFN 裸露焊盤(pán)，CSP
供應(yīng)商設(shè)備封裝： 48-LFCSP-VQ（7x7）
包裝： 托盤(pán)
產(chǎn)品目錄頁(yè)面： 776 (CN2011-ZH PDF)
AD9540
Rev. A | Page 8 of 32
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
51.84 MHz FOUT
@ 10 Hz Offset
110
dBc/Hz
@ 100 Hz Offset
121
dBc/Hz
@ 1 kHz Offset
135
dBc/Hz
@ 10 kHz Offset
142
dBc/Hz
@ 100 kHz Offset
148
dBc/Hz
> 1 MHz Offset
153
dBc/Hz
105 MHz Analog Out
@ 10 Hz Offset
105
dBc/Hz
@ 100 Hz Offset
115
dBc/Hz
@ 1 kHz Offset
126
dBc/Hz
@ 10 kHz Offset
132
dBc/Hz
@ 100 kHz Offset
140
dBc/Hz
>1 MHz Offset
145
dBc/Hz
155.52 MHz Analog Out
@ 10 Hz Offset
100
dBc/Hz
@ 100 Hz Offset
112
dBc/Hz
@ 1 kHz Offset
123
dBc/Hz
@ 10 kHz Offset
131
dBc/Hz
@ 100 kHz Offset
138
dBc/Hz
>1 MHz Offset
144
dBc/Hz
1 The SNR of a 14-bit ADC was measured with an ENCODE rate of 105 MSPS and an AIN of 170 MHz. The resultant SNR was known to be limited by the jitter of the clock,
not by the noise on the AIN signal. From this SNR value, the jitter affecting the measurement can be back calculated.
2 Driving the REFIN input buffer. The crystal oscillator section of this input stage performs up to only 30 MHz.
3 The charge pump output compliance range is functionally 0.2 V to (CP_VDD 0.2 V). The value listed here is the compliance range for 5% matching.
4 The input impedance of the CLK1 input is 1500 . However, to provide matching on the clock line, an external 50 load is used.
5 Measured as peak-to-peak between DAC outputs.
6 For a 4.02 k resistor from DRV_RSET to GND.
7 Assumes a 1 mA load.
LOOP MEASUREMENT CONDITIONS
622 MHz OC-12 Clock
VCO = Sirenza 190-640T
Reference = Wenzel 500-10116 (30.3 MHz)
Loop Filter = 10 kHz BW, 60° Phase Margin
C1 = 170 nF, R1 = 14.4 , C2 = 5.11 F, R2 = 89.3 ,
C3 Omitted
CP_OUT = 4 mA (Scaler = ×8)
÷R = 2, ÷M = 1, ÷N = 1
105 MHz Converter Clock
VCO = Sirenza 190-845T
Reference = Wenzel 500-10116 (30.3 MHz)
Loop Filter = 10 kHz BW, 45° Phase Margin
C1 = 117 nF, R1 = 28 , C2 = 1.6 F, R2 = 57.1 , C3 = 53.4 nF
CP_OUT = 4 mA (Scaler = ×8)
÷R = 8, ÷M = 1, ÷N = 1
C1
C3
INPUT
OUTPUT
C2
R1
R2
04947-
041
Figure 2. Generic Loop Filter
相關(guān)PDF資料
PDF描述
X9317WM8IZ IC XDCP SGL 100TAP 10K 8-MSOP
X9317UV8IZ IC XDCP 100TAP 50K 3-WIRE 8TSSOP
M83723/76A20257 CONN PLUG 25POS STRAIGHT W/PINS
M83723/76A20256 CONN PLUG 25POS STRAIGHT W/PINS
X9317UM8IZ IC XDCP 100TAP 10K 3-WIRE 8-MSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9540BCPZ-REEL 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:655 MHz Low Jitter Clock Generator
AD9540BCPZ-REEL7 功能描述:IC CLOCK GEN/SYNTHESIZER 48LFCSP RoHS:是 類(lèi)別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類(lèi)型:PLL 時(shí)鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無(wú) 頻率 - 最大:240MHz 除法器/乘法器:是/無(wú) 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR)
AD9540PCB 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:655 MHz Low Jitter Clock Generator
AD9540-VCO/PCB 制造商:Analog Devices 功能描述:EVAL BD FOR AD9540 ,655 MHZ LOW JITTER CLOCK GEN - Trays
AD9540-VCO/PCBZ 功能描述:BOARD EVAL CLK GEN SYNTH 48LFCSP RoHS:是 類(lèi)別:編程器，開(kāi)發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 主要目的:電信，線(xiàn)路接口單元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板，電源，線(xiàn)纜，CD 其它名稱(chēng):82EBV2081
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*