參數(shù)資料
型號： ADN2818ACPZ-RL7
廠商： Analog Devices Inc
文件頁數(shù)： 3/40頁
文件大?。?/td> 0K
描述： IC CLOCK/DATA RECOVERY 32-LFCSP
標準包裝： 1,500
類型： 時鐘和數(shù)據(jù)恢復(fù)（CDR），多路復(fù)用器
PLL： 是
主要目的： SONET/SDH
輸入： CML
輸出： CML
電路數(shù)： 1
比率 - 輸入:輸出： 1:2
差分 - 輸入:輸出： 是/是
頻率 - 最大： 2.7GHz
電源電壓： 3 V ~ 3.6 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 32-VFQFN 裸露焊盤，CSP
供應(yīng)商設(shè)備封裝： 32-LFCSP-VQ（5x5）
包裝： 帶卷 (TR)
Data Sheet
ADN2817/ADN2818
Rev. E | Page 11 of 40
PIN CONFIGURATION AND FUNCTION DESCRIPTIONS
VB
ER
V
CC
VEE
DAT
AO
UT
P
DAT
AO
UT
N
S
Q
UE
L
CH
CL
KO
UT
P
CL
KO
UT
N
T
HRADJ
RE
F
CL
KP
RE
F
CL
KN
V
CC
VEE
CF
2
CF
1
LOL
BERMODE
VCC
VREF
NIN
PIN
SLICEP
SLICEN
VEE
VCC
VEE
LOS
SDA
SCK
SADDR5
VCC
VEE
06001-
004
NOTES
1. EXPOSED PADDLE ON THE BOTTOM OF THE PACKAGE
MUST BE CONNECTED TO VEE.
PIN 1
INDICATOR
1
2
3
4
5
6
7
8
24
23
22
21
20
19
18
17
9
10
1
12
13
14
15
16
32
31
30
29
28
27
26
25
TOP VIEW
(Not to Scale)
ADN2817/
ADN2818
Figure 5. Pin Configuration
Table 7. Pin Function Descriptions
Pin No.
Mnemonic
Type1
Description
1
BERMODE
DI
Set this pin to logic low to enable analog voltage output mode for BER monitor.
2
VCC
P
Power for Input Stage, LOS.
3
VREF
AO
Internal VREF Voltage. Decouple to ground with a 0.1 F capacitor.
4
NIN
AI
Differential Data Input. CML.
5
PIN
AI
Differential Data Input. CML.
6
SLICEP
AI
Differential Slice Level Adjust Input.
7
SLICEN
AI
Differential Slice Level Adjust Input.
8
VEE
P
GND for the Limiting Amplifier, LOS.
9
THRADJ
AI
LOS Threshold Setting Resistor.
10
REFCLKP
DI
Differential REFCLK Input. 10 MHz to 200 MHz.
11
REFCLKN
DI
Differential REFCLK Input. 10 MHz to 200 MHz.
12
VCC
P
VCO Power.
13
VEE
P
VCO Ground.
14
CF2
AO
Frequency Loop Capacitor.
15
CF1
AO
Frequency Loop Capacitor.
16
LOL
DO
Loss of Lock Indicator. Active high, LVTTL.
17
VEE
P
FLL Detector Ground.
18
VCC
P
FLL Detector Power.
19
SADDR5
DI
Slave Address Bit 5.
20
SCK
DI
I2C Clock Input.
21
SDA
DI
I2C Data Input.
22
LOS
DO
Loss of Signal Detect Output. Active high, LVTTL.
23
VEE
P
Output Buffer, I2C Ground.
24
VCC
P
Output Buffer, I2C Power.
25
CLKOUTN
DO
Differential Recovered Clock Output. CML.
26
CLKOUTP
DO
Differential Recovered Clock Output. CML.
27
SQUELCH
DI
Disable Clock and Data Outputs. Active high, LVTTL.
28
DATAOUTN
DO
Differential Recovered Data Output. CML.
29
DATAOUTP
DO
Differential Recovered Data Output. CML.
30
VEE
P
Phase Detector, Phase Shifter Ground.
31
VCC
P
Phase Detector, Phase Shifter Power.
32
VBER
AO
This pin represents BER when analog BERMON is enabled with 3 k to VEE.
EP
EPAD
P
Exposed Paddle. The Exposed paddle on the bottom of the package must be connected
to VEE.
1
P = power, AI = analog input, AO = analog output, DI = digital input, DO = digital output.
相關(guān)PDF資料
PDF描述
MS27472E24B35SA CONN RCPT 128POS WALL MNT W/SCKT
MS27468T25B19P CONN RCPT 19POS JAM NUT W/PINS
SY87701LZG IC CLOCK/DATA RECOVERY 28-SOIC
VI-21Z-MV-F2 CONVERTER MOD DC/DC 2V 60W
SY87721LHY TR IC CLOCK/DATA RECOVERY 64-TQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADN2819 制造商:AD 制造商全稱:Analog Devices 功能描述:Multirate to 2.7 Gb/s Clock and Data Recovery IC with Integrated Limiting Amp
ADN2819ACP-CML 制造商:Analog Devices 功能描述:CDR 2488.32Mbps/2666.06Mbps SONET/SDH 48-Pin LFCSP EP Tray 制造商:Rochester Electronics LLC 功能描述:MULTI-RATE 2.7GBPS CDR/ PA LOW POWER I.C - Bulk
ADN2819ACP-CML-RL 制造商:Analog Devices 功能描述:CDR 2488.32Mbps/2666.06Mbps SONET/SDH 48-Pin LFCSP EP T/R
ADN2819ACPZ-CML 功能描述:IC CLOCK/DATA RECOVERY 48LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
ADN2819ACPZ-CML1 制造商:AD 制造商全稱:Analog Devices 功能描述:Multirate to 2.7 Gb/s Clock and Data Recovery IC with Integrated Limiting Amp
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*