參數(shù)資料
型號： AM79C976KCW
廠商： ADVANCED MICRO DEVICES INC
元件分類： 微控制器/微處理器
英文描述： PCnet-PRO⑩ 10/100 Mbps PCI Ethernet Controller
中文描述： 1 CHANNEL(S), 100M bps, LOCAL AREA NETWORK CONTROLLER, PQFP208
封裝： PLASTIC, QFP-208
文件頁數(shù)： 304/309頁
文件大?。?/td> 2070K
代理商： AM79C976KCW
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁當(dāng)前第304頁第305頁第306頁第307頁第308頁第309頁
INDEX-5
Am79C976
8/01/00
P R E L I M I N A R Y
Flash Read from Expansion Bus
Data Port . . . . . . . . . . . . . . . . . . . . . . . . . . . .95
Flash/EPROM Read . . . . . . . . . . . . . . . . . . .94
FLASH_ADDR
Flash Address Register . . . . . . . . . . . . . .150
FLASH_DATA
Flash Data Register . . . . . . . . . . . . . . . . .150
FLCS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
FLOE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
FLOW
Flow Control Register . . . . . . . . . . . . . . .151
Flow, LAPP . . . . . . . . . . . . . . . . . . . . . . . . .A-2
FMDC Values . . . . . . . . . . . . . . . . . . . . . . .218
FRAME . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
Frame Format at the MII Interface
Connection . . . . . . . . . . . . . . . . . . . . . . . . . . .83
Framing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .66
Full-Duplex Link Status LED Support . . . . .81
Full-Duplex Operation . . . . . . . . . . . . . . . . . .80
G
General Description . . . . . . . . . . . . . . . . . . . . 3
GNT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
H
H_RESET . . . . . . . . . . . . . . . . . . . . . . . . . .104
I
I/O Buffer Ground (25 Pins) . . . . . . . . . . . . .31
I/O Map In DWord I/O Mode
(DWIO = 1) . . . . . . . . . . . . . . . . . . . . . . . . .109
I/O Registers . . . . . . . . . . . . . . . . . . . . . . . .107
I/O Resources . . . . . . . . . . . . . . . . . . . . . . .106
IDSEL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
IEEE 1149.1 (1990) Test Access Port
Interface . . . . . . . . . . . . . . . . . . . . . . . . .31, 103
IEEE 1149.1 Test Access Port Interface
(JTAG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23
IEEE 802.3 Frame And Length Field
Transmission Order . . . . . . . . . . . . . . . . . . . .73
IFS1
Inter-Frame Spacing Part 1 Register . . . .152
Initialization . . . . . . . . . . . . . . . . . . . . . . . . . .59
Initialization Block. . . . . . . . . . . . . . . . . . . 225
Initialization Block (SSIZE32 = 0) . . . . . . .225
Initialization Block (SSIZE32 = 1) . . . . . . .225
Initialization Block DMA Transfers . . . . . . .52
Initialization Device Select . . . . . . . . . . . . . .24
Initiator Ready . . . . . . . . . . . . . . . . . . . . . . . .25
Input Setup and Hold Timing . . . . . . . . . . .272
Instruction Register and Decoding
Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104
INT0
Interrupt0 . . . . . . . . . . . . . . . . . . . . . . . . .153
INTA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
INTEN0
Interrupt0 Enable . . . . . . . . . . . . . . . . . . .155
Interface Pin Assignment . . . . . . . . . .149, 211
Interrupt Request . . . . . . . . . . . . . . . . . . . . . .24
IPG
Inter-Packet Gap Register . . . . . . . . . . . .157
IRDY 25
J
JTAG (IEEE 1149.1) TCK Waveform
for 5 V Signaling . . . . . . . . . . . . . . . . . . . . .276
JTAG (IEEE 1149.1) Test Signal
Timing . . . . . . . . . . . . . . . . . . . . . . . . .276, 277
K
Key to Switching Waveforms . . . . . . . . . . .270
L
LAPP 3 Buffer Grouping . . . . . . . . . . . . . .A-5
LAPP 3 Buffer Grouping for
Two-Interrupt Method . . . . . . . . . . . . . . . .A-10
LAPP Flow
Two-Interrupt Method . . . . . . . . . . . . . . .A-8
LAPP Timeline A-4
LAPP Timeline for Two-Interrupt
Method . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-9
Late Collision . . . . . . . . . . . . . . . . . . . . . . . .71
LED Control Logic. . . . . . . . . . . . . . . . . . . . 99
LED Default Configuration . . . . . . . . . . . . . .99
LED Support . . . . . . . . . . . . . . . . . . . . . . . . .98
LED0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
LED0 Control Register . . . . . . . . . . . . . . . .158
LED1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
LED1 Control Register . . . . . . . . . . . . . . . .159
LED2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
LED2 Control Register . . . . . . . . . . . . . . . .159
LED3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
LED3 Control Register . . . . . . . . . . . . . . . .159
Legal I/O Accesses in Double Word
I/O Mode (DWIO =1) . . . . . . . . . . . . . . . . .109
Legal I/O Accesses in Word I/O Mode
(DWIO = 0) . . . . . . . . . . . . . . . . . . . . . . . . .109
Logical Address Filter Register . . . . . . . . . .157
Look-Ahead Packet Processing . . . . . . . . . . . .2
相關(guān)PDF資料
PDF描述
AM79C978AKCW Single-Chip 1/10 Mbps PCI Home Networking Controller
AM79C978AVCW Single-Chip 1/10 Mbps PCI Home Networking Controller
AM79C978 Single-Chip 1/10 Mbps PCI Home Networking Controller
AM79C981 Integrated Multiport Repeater Plus⑩ (IMR+⑩)
AM79C981JC Integrated Multiport Repeater Plus⑩ (IMR+⑩)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AM79C976KD 制造商:Advanced Micro Devices 功能描述:ETHERNET:MEDIA ACCESS CONTROLLER (MAC)
AM79C976KF 制造商:Advanced Micro Devices 功能描述:Ethernet CTLR Single Chip 10Mbps/100Mbps 3.3V 208-Pin PQFP 制造商:AMD (Advanced Micro Devices) 功能描述:Ethernet CTLR Single Chip 10Mbps/100Mbps 3.3V 208-Pin PQFP
AM79C976KI 制造商:Advanced Micro Devices 功能描述:Ethernet CTLR Single Chip 10Mbps/100Mbps 3.3V 208-Pin PQFP 制造商:AMD (Advanced Micro Devices) 功能描述:Ethernet CTLR Single Chip 10Mbps/100Mbps 3.3V 208-Pin PQFP
AM79C976KIW 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:PCnet-PRO⑩ 10/100 Mbps PCI Ethernet Controller
AM79C978 制造商:AMD 制造商全稱:Advanced Micro Devices 功能描述:Single-Chip 1/10 Mbps PCI Home Networking Controller
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*