- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄295374 > CY7C1217H (Cypress Semiconductor Corp.) 1-Mbit (32K x 36) Flow-Through Sync SRAM PDF資料下載
參數(shù)資料
| 型號(hào)： | CY7C1217H |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | 1-Mbit (32K x 36) Flow-Through Sync SRAM |
| 中文描述： | 1兆位（32K的× 36）流量通過(guò)同步SRAM的 |
| 文件頁(yè)數(shù)： | 4/16頁(yè) |
| 文件大?。?/td> | 362K |
| 代理商： | CY7C1217H |
第1頁(yè)第2頁(yè)第3頁(yè)當(dāng)前第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)
CY7C1217H
Document #: 38-05670 Rev. *B
Page 12 of 16
Write Cycle Timing[16, 17]
Note:
17. Full width Write can be initiated by either GW LOW; or by GW HIGH, BWE LOW and BW[A:D] LOW.
Timing Diagrams (continued)
tCYC
t
CL
CLK
tADH
tADS
ADDRESS
t
CH
tAH
tAS
A1
tCEH
tCES
High-Z
BURST READ
BURST WRITE
D(A2)
D(A2 + 1)
D(A1)
D(A3)
D(A3 + 1)
D(A3 + 2)
D(A2 + 3)
A2
A3
Extended BURST WRITE
D(A2 + 2)
Single WRITE
tADH
tADS
tADH
tADS
t
OEHZ
tADVH
tADVS
tWEH
tWES
t
DH
t
DS
t
WEH
t
WES
Byte write signals are ignored for first cycle when
ADSP initiates burst.
ADSC extends burst.
ADV suspends burst.
DON’T CARE
UNDEFINED
ADSP
ADSC
BWE,
BW[A:D]
GW
CE
ADV
OE
Data in (D)
Data Out (Q)
[+] Feedback
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY7C1248KV18-400BZXC | 2M X 18 DDR SRAM, 0.45 ns, PBGA165 |
| CY7C1371AV25-66AC | 512K X 36 ZBT SRAM, 10 ns, PQFP100 |
| CY7C1387DV25-225BZI | 1M X 18 CACHE SRAM, 2.8 ns, PBGA165 |
| CY7C1387DV25-225BZC | 1M X 18 CACHE SRAM, 2.8 ns, PBGA165 |
| CY7C138AV | Memory |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY7C1217H-133AXC | 制造商:Cypress Semiconductor 功能描述:SRAM SYNC QUAD 3.3V 1.125MBIT 32KX36 7.5NS 100TQFP - Bulk |
| CY7C1218H-133AXC | 制造商:Cypress Semiconductor 功能描述: |
| CY7C1218H-166AXC | 制造商:Cypress Semiconductor 功能描述:SRAM SYNC SGL 3.3V 1.125MBIT 32KX36 3.5NS 100TQFP - Bulk |
| CY7C1219F-133AC | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| CY7C12235DC | 制造商:CYPRESS 功能描述:New |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。