- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄298976 > CY7C2566KV18-450BZI (CYPRESS SEMICONDUCTOR CORP) 8M X 8 DDR SRAM, 0.37 ns, PBGA165 PDF資料下載
參數(shù)資料
| 型號： | CY7C2566KV18-450BZI |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | SRAM |
| 英文描述： | 8M X 8 DDR SRAM, 0.37 ns, PBGA165 |
| 封裝： | 13 X 15 MM, 1.40 MM HEIGHT, MO-216, FBGA-165 |
| 文件頁數(shù)： | 11/28頁 |
| 文件大小： | 831K |
| 代理商： | CY7C2566KV18-450BZI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁
PRELIMINARY
CY7C2566KV18, CY7C2577KV18
CY7C2568KV18, CY7C2570KV18
Document Number: 001-15889 Rev. *D
Page 19 of 28
Power Up Sequence in DDR-II+ SRAM
DDR-II+ SRAMs must be powered up and initialized in a
predefined manner to prevent undefined operations.
Power Up Sequence
■ Apply power and drive DOFF either HIGH or LOW (All other
inputs can be HIGH or LOW).
Apply VDD before VDDQ.
Apply VDDQ before VREF or at the same time as VREF.
Drive DOFF HIGH.
■ Provide stable DOFF (HIGH), power and clock (K, K) for 20 μs
to lock the PLL
PLL Constraints
■ PLL uses K clock as its synchronizing input. The input must
have low phase jitter, which is specified as tKC Var.
■ The PLL functions at frequencies down to 120 MHz.
■ If the input clock is unstable and the PLL is enabled, then the
PLL may lock onto an incorrect frequency, causing unstable
SRAM behavior. To avoid this, provide 20
μs of stable clock to
relock to the desired clock frequency.
Figure 5. Power Up Waveforms
> 20 s Stable clock
Start Normal
Operation
DOFF
Stable (< +/- 0.1V DC per 50ns )
Fix HIGH (or tie to VDDQ)
K
DDQ
DD
V
/
DDQ
DD
V
/
Clock Start (Clock Starts after
Stable)
DDQ
DD
V
/
~ ~
~~
Unstable Clock
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY7C293AL-35WC | 2K X 8 UVPROM, 35 ns, CDIP24 |
| CY7C474-15DI | 32K X 9 OTHER FIFO, 15 ns, CDIP28 |
| CY7C474-15PI | 32K X 9 OTHER FIFO, 15 ns, PDIP28 |
| CZ12010T0050GBK | 0 MHz - 3000 MHz 50 ohm RF/MICROWAVE TERMINATION |
| CZ5360D | 25 V, 5 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, DO-201AD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY7C25682KV18-400BZC | 功能描述:靜態(tài)隨機存取存儲器 72MB (4Mx18) 1.8v 400MHz DDR II 靜態(tài)隨機存取存儲器 RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CY7C25682KV18-400BZXC | 功能描述:靜態(tài)隨機存取存儲器 72MB (4Mx18) 1.8v 400MHz DDR II 靜態(tài)隨機存取存儲器 RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CY7C25682KV18-450BZC | 功能描述:靜態(tài)隨機存取存儲器 72MB (4Mx18) 1.8v 450MHz DDR II 靜態(tài)隨機存取存儲器 RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CY7C25682KV18-500BZC | 功能描述:靜態(tài)隨機存取存儲器 72MB (4Mx18) 1.8v 500MHz DDR II 靜態(tài)隨機存取存儲器 RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CY7C25682KV18-550BZXC | 功能描述:靜態(tài)隨機存取存儲器 72MB (4Mx18) 2.9v 550MHz DDR II 靜態(tài)隨機存取存儲器 RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。