- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1917 > DSP56855BUE (Freescale Semiconductor)IC DSP 16BIT 120MHZ 100-LQFP PDF資料下載
參數(shù)資料
| 型號： | DSP56855BUE |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 21/52頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 16BIT 120MHZ 100-LQFP |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | 568xx |
| 核心處理器： | 56800E |
| 芯體尺寸： | 16-位 |
| 速度： | 120MHz |
| 連通性： | EBI/EMI，SCI，SSI |
| 外圍設(shè)備： | DMA，POR，WDT |
| 輸入/輸出數(shù)： | 18 |
| 程序存儲器容量： | 48KB（24K x 16） |
| 程序存儲器類型： | SRAM |
| RAM 容量： | 24K x 16 |
| 電壓 - 電源 (Vcc/Vdd)： | 1.62 V ~ 1.98 V |
| 振蕩器型： | 外部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 100-LQFP |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁當(dāng)前第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
56855 Technical Data, Rev. 6
28
Freescale Semiconductor
4.7 Reset, Stop, Wait, Mode Select, and Interrupt Timing
Address Valid to RD Deasserted
tARDD
-2.07
1.00
RWSS,RWS
ns
Valid Input Data Hold after RD
Deasserted
tDRD
0.00
N/A1
—
ns
RD Assertion Width
tRD
-1.34
1.00
RWS
ns
Address Valid to Input Data Valid
tAD
-10.27
1.00
RWSS,RWS
ns
-13.5
1.19
Address Valid to RD Asserted
tARDA
- 0.94
0.00
RWSS
ns
RD Asserted to Input Data Valid
tRDD
-9.53
1.00
RWSS,RWS
ns
-12.64
1.19
WR Deasserted to RD Asserted
tWRRD
-0.75
0.25
WWSH,RWSS
ns
RD Deasserted to RD Asserted
tRDRD
-0.162
0.00
RWSS,RWSH
ns
WR Deasserted to WR Asserted
tWRWR
WWS=0
-0.44
0.75
WWSS, WWSH
ns
WWS>0
-0.11
1.00
RD Deasserted to WR Asserted
tRDWR
0.14
0.50
MDAR, BMDAR,
RWSH, WWSS
ns
-0.57
0.69
1. N/A since device captures data before it deasserts RD
2. If RWSS = RWSH = 0, RD does not deassert during back-to-back reads and D=0.00 should be used.
Table 1. Reset, Stop, Wait, Mode Select, and Interrupt Timing1, 2
Operating Conditions: VSS = VSSIO = VSSA = 0 V, VDD = 1.62-1.98V, VDDIO = VDDA = 3.0–3.6V, TA = –40° to +120°C, CL ≤ 50pF, fop = 120MHz
Characteristic
Symbol
Min
Max
Unit
See Figure
RESET Assertion to Address, Data and Control
Signals High Impedance
tRAZ
—11
ns
Minimum RESET Assertion Duration3
tRA
30
—
ns
RESET Deassertion to First External Address Output
tRDA
—
120T
ns
Edge-sensitive Interrupt Request Width
tIRW
1T + 3
—
ns
Table 4-7 External Memory Interface Timing (Continued)
Operating Conditions: VSS = VSSIO = VSSA = 0 V, VDD = 1.62-1.98 V, VDDIO = VDDA = 3.0–3.6V, TA = –40× to +120×C, CL 50pF, P = 8.333ns
Characteristic
Symbol
Wait States
Configuration
DM
Wait States
Controls
Unit
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56857BUE | IC DSP 16BIT 120MHZ 100-LQFP |
| DSP56858FVE | IC DSP 16BIT 120MHZ 144-LQFP |
| DSP56F801FA80E | IC DSP 60MHZ 16KB FLASH 48-LQFP |
| DSP56F802TA80E | IC DSP 60MHZ 16KB FLASH 32-LQFP |
| DSP56F803BU80E | IC DSP 80MHZ 64KB FLASH 100LQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56855E | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:16-bit Digital Signal Controllers |
| DSP56855PB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:56855 Digital Signal Processor Product Brief |
| DSP56856 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Digitial Signal Controller |
| DSP56857 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:16-bit Digital Signal Controllers |
| DSP56857BU120 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC 120Mhz/120MIPS RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。