- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370623 > HM5425801BTT-75B (ELPIDA MEMORY INC) 256M SSTL_2 interface DDR SDRAM 143 MHz/133 MHz/125 MHz/100 MHz 4-Mword 】 16-bit 】 4-bank/8-Mword 】 8-bit 】 4-bank/ 16-Mword 】 4-bit 】 4-bank PDF資料下載
參數(shù)資料
| 型號(hào)： | HM5425801BTT-75B |
| 廠商： | ELPIDA MEMORY INC |
| 元件分類： | DRAM |
| 英文描述： | 256M SSTL_2 interface DDR SDRAM 143 MHz/133 MHz/125 MHz/100 MHz 4-Mword 】 16-bit 】 4-bank/8-Mword 】 8-bit 】 4-bank/ 16-Mword 】 4-bit 】 4-bank |
| 中文描述： | 32M X 8 DDR DRAM, 0.75 ns, PDSO66 |
| 封裝： | 0.400 INCH, PLASTIC, TSOP2-66 |
| 文件頁數(shù)： | 21/65頁 |
| 文件大?。?/td> | 489K |
| 代理商： | HM5425801BTT-75B |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁當(dāng)前第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁
HM5425161B, HM5425801B, HM5425401B Series
Data Sheet E0086H20
21
Operation of the DDR SDRAM
Power-up Sequence
The following sequence is recommended for Power-up.
(1) Apply power and attempt to maintain CKE at an LVCMOS low state (all other inputs may be undefined).
Apply V
CC
before or at the same time as V
CCQ
.
Apply V
CCQ
before or at the same time as V
TT
and V
REF
.
(2) Start clock and maintain stable condition for a minimum of 200 μs.
(3) After the minimum 200 μs of stable power and clock (CLK,
CLK
), apply NOP and take CKE high.
(4) Issue precharge all command for the device.
(5) Issue EMRS to enable DLL.
(6) Issue a mode register set command (MRS) for "DLL reset" with bit A8 set to high (An additional 200
cycles of clock input is required to lock the DLL after every DLL reset).
(7) Issue precharge all command for the device.*
1
(8) Issue 2 or more auto-refresh commands.*
1
(9) Issue a mode register set command to initialize device operation with bit A8 set to low in order to avoid
resetting the DLL.
Note: 1. Sequence of (7) and (8) may be reversed.
Power-up Sequence after CKE Goes High
Command
EMRS
PALL
MRS
REF
2 cycles (min)
2 cycles (min)
200 cycles (min)
2 cycles (min)
2 cycles (min)
t
RP
t
RC
t
RC
PALL
MRS
REF
coAny
DLL enable
DLL reset
with A8 = High
Disable DLL reset
with A8 = Low
(4)
(5)
(6)
(7)
(8)
(9)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HM5425401BTT-75B | 256M SSTL_2 interface DDR SDRAM 143 MHz/133 MHz/125 MHz/100 MHz 4-Mword 】 16-bit 】 4-bank/8-Mword 】 8-bit 】 4-bank/ 16-Mword 】 4-bit 】 4-bank |
| HM5425161B | 256M SSTL_2 interface DDR SDRAM(256M SSTL_2接口 DDR 同步DRAM) |
| HM5425401B | 256M SSTL_2 interface DDR SDRAM(256M SSTL_2接口 DDR 同步DRAM) |
| HM5425801B | 256M SSTL_2 interface DDR SDRAM(256M SSTL_2接口 DDR 同步DRAM) |
| HM6116LP-2 | 2048-word X 8bit High Speed CMOS Static RAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HM5444R42HLF | 制造商:BITECH 制造商全稱:Bi technologies 功能描述:High Current Toroidal Inductors |
| HM54-44R42HLF | 功能描述:HIGH CURRENT TOROIDAL INDUCTORS RoHS:是 類別:電感器，線圈，扼流圈 >> 固定式 系列:HM54 標(biāo)準(zhǔn)包裝:500 系列:1331 電感:1.2µH 電流:247mA 電流 - 飽和:247mA 電流 - 溫升:- 類型:鐵芯體 容差:±10% 屏蔽:屏蔽 DC 電阻(DCR):最大 730 毫歐 Q因子@頻率:40 @ 7.9MHz 頻率 - 自諧振:130MHz 材料 - 芯體:鐵 封裝/外殼:0.312" L x 0.115" W x 0.135" H（7.94mm x 2.92mm x 3.43mm） 安裝類型:表面貼裝 包裝:帶卷 (TR) 工作溫度:-55°C ~ 105°C 頻率 - 測試:7.9MHz |
| HM5444R42VLF | 制造商:BITECH 制造商全稱:Bi technologies 功能描述:High Current Toroidal Inductors |
| HM54-44R42VLF | 功能描述:HIGH CURRENT TOROIDAL INDUCTORS RoHS:是 類別:電感器，線圈，扼流圈 >> 固定式 系列:HM54 標(biāo)準(zhǔn)包裝:500 系列:1331 電感:1.2µH 電流:247mA 電流 - 飽和:247mA 電流 - 溫升:- 類型:鐵芯體 容差:±10% 屏蔽:屏蔽 DC 電阻(DCR):最大 730 毫歐 Q因子@頻率:40 @ 7.9MHz 頻率 - 自諧振:130MHz 材料 - 芯體:鐵 封裝/外殼:0.312" L x 0.115" W x 0.135" H（7.94mm x 2.92mm x 3.43mm） 安裝類型:表面貼裝 包裝:帶卷 (TR) 工作溫度:-55°C ~ 105°C 頻率 - 測試:7.9MHz |
| HM54-45R41HLF | 功能描述:HIGH CURRENT TOROIDAL INDUCTORS RoHS:是 類別:電感器，線圈，扼流圈 >> 固定式 系列:HM54 標(biāo)準(zhǔn)包裝:500 系列:1331 電感:1.2µH 電流:247mA 電流 - 飽和:247mA 電流 - 溫升:- 類型:鐵芯體 容差:±10% 屏蔽:屏蔽 DC 電阻(DCR):最大 730 毫歐 Q因子@頻率:40 @ 7.9MHz 頻率 - 自諧振:130MHz 材料 - 芯體:鐵 封裝/外殼:0.312" L x 0.115" W x 0.135" H（7.94mm x 2.92mm x 3.43mm） 安裝類型:表面貼裝 包裝:帶卷 (TR) 工作溫度:-55°C ~ 105°C 頻率 - 測試:7.9MHz |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。