- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377429 > IDT72V261LA (Integrated Device Technology, Inc.) 3.3 VOLT CMOS SuperSync FIFO PDF資料下載
參數(shù)資料
| 型號： | IDT72V261LA |
| 廠商： | Integrated Device Technology, Inc. |
| 英文描述： | 3.3 VOLT CMOS SuperSync FIFO |
| 中文描述： | 3.3伏的CMOS SuperSync先進先出 |
| 文件頁數(shù)： | 9/27頁 |
| 文件大小： | 310K |
| 代理商： | IDT72V261LA |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁
IDT72V261LA/72V271LA
3.3 VOLT CMOS SuperSync FIFO 16,384 x 9 and 32,768 x 9
9
COMMERCIAL AND INDUSTRIAL
TEMPERATURE RANGES
Figure 4. Programmable Flag Offset Programming Sequence
Figure 3. Offset Register Location and Default Values
EMPTY OFFSET (LSB) REG.
8
7
0
EMPTY OFFSET (MSB) REG.
00H
8
5
0
FULL OFFSET (LSB) REG.
8
7
0
FULL OFFSET (MSB) REG.
00H
8
5
0
DEFAULT VALUE
07FH if
LD
is LOW at Master Reset
3FFH if
LD
is HIGH at Master Reset
DEFAULT VALUE
07FH if
LD
is LOW at Master Reset
3FFH if
LD
is HIGH at Master Reset
EMPTY OFFSET (LSB) REG.
DEFAULT VALUE
07FH if
LD
is LOW at Master Reset
3FFH if
LD
is HIGH at Master Reset
8
7
0
EMPTY OFFSET (MSB) REG.
00H
8
6
0
4673 drw 06
FULL OFFSET (LSB) REG.
8
7
0
FULL OFFSET (MSB) REG.
00H
8
6
0
DEFAULT VALUE
07FH if
LD
is LOW at Master Reset
3FFH if
LD
is HIGH at Master Reset
IDT72V261LA
16,384 x 9
BIT
IDT72V271LA
32,768 x 9
BIT
WCLK
RCLK
Selection
X
Parallel write to registers:
Empty Offset (LSB)
Empty Offset (MSB)
Full Offset (LSB)
Full Offset (MSB)
X
Parallel read from registers:
Empty Offset (LSB)
Empty Offset (MSB)
Full Offset (LSB)
Full Offset (MSB)
X
X
No Operation
X
Write Memory
X
Read Memory
X
X
No Operation
4673 drw 07
LD
0
0
X
1
1
1
0
WEN
0
1
1
0
X
1
1
REN
1
0
1
X
0
1
1
X
Serial shift into registers:
28 bits for the 72V261LA
30 bits for the 72V271LA
1 bit for each rising WCLK edge
Starting with Empty Offset (LSB)
Ending with Full Offset (MSB)
SEN
1
1
1
X
X
X
0
NOTES:
1. The programmng method can only be selected at Master Reset.
2. Parallel reading of the offset registers is always permtted regardless of which programmng method has been selected.
3. The programmng sequence applies to both IDT Standard and FWFT modes.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT72V85L15PAG | 3.3 Volt CMOS DUAL ASYNCHRONOUS FIFO |
| IDT72V85L15PAGI | 3.3 Volt CMOS DUAL ASYNCHRONOUS FIFO |
| IDT72V85L20PAG | 3.3 Volt CMOS DUAL ASYNCHRONOUS FIFO |
| IDT72V85L20PAGI | 3.3 Volt CMOS DUAL ASYNCHRONOUS FIFO |
| IDT73720APQF | 16-BIT TRI-PORT BUS EXCHANGER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT72V261LA10PF | 功能描述:IC FIFO SS 8192X18 10NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72V261LA10PF8 | 功能描述:IC FIFO SS 8192X18 10NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72V261LA10PFG | 制造商:Integrated Device Technology Inc 功能描述:IC FIFO SS 8192X18 10NS 64TQFP 制造商:Integrated Device Technology Inc 功能描述:IC FIFO 144K 16KX9 3.3V TQFP64 制造商:Integrated Device Technology Inc 功能描述:IC, FIFO, 144K, 16KX9, 3.3V, TQFP64 |
| IDT72V261LA10PFG8 | 制造商:Integrated Device Technology Inc 功能描述:IC FIFO SS 8192X18 10NS 64TQFP |
| IDT72V261LA10TF | 功能描述:IC FIFO SS 8192X18 10NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。